RAM estática y dinámica. El principio de homogeneidad de la memoria. Memoria estática de acceso aleatorio (RAM)

Memoria estática

Memoria estática ( SRAM) se utiliza normalmente como caché de segundo nivel (L2) para almacenar en caché la mayor parte de la RAM. La memoria estática generalmente se fabrica sobre la base de microcircuitos TTL, CMOS o BiCMOS y, según el método de acceso a los datos, puede ser asincrónico , entonces sincrónico . Asincrónico Se denomina acceso a datos y puede realizarse en cualquier momento. La SRAM asíncrona se utilizó en las placas base de la tercera a la quinta generación de procesadores. El tiempo de acceso a las celdas de dicha memoria osciló entre 15 ns (33 MHz) y 8 ns (66 MHz).

Sincrónico la memoria proporciona acceso a los datos no en momentos aleatorios, sino simultáneamente (sincrónicamente) con los pulsos del reloj. En el medio, la memoria puede preparar el siguiente dato para acceder. La mayoría de las placas base de quinta generación utilizan un tipo de memoria síncrona: SRAM de canalización síncrona (Pipelined Burst SRAM), para la cual el tiempo típico de una única operación de lectura/escritura es de 3 ciclos de reloj, y una operación de grupo tarda 3-1 - 1 - 1 ciclo de reloj en el primer acceso y 1 - 1 - 1 - 1 en llamadas posteriores, lo que acelera el acceso en más de un 25%.

SRAM utiliza el llamado disparador estático (cuyo circuito consta de varios transistores). El tipo de memoria estática tiene mayor rendimiento y se utiliza, por ejemplo, para organizar la memoria caché.

SRAM asíncrona(Memoria estática asíncrona). Esta es la memoria caché que se ha utilizado durante muchos años desde que apareció la primera computadora 386 con caché L2. Se accede a ella más rápido que la DRAM y, dependiendo de la velocidad del procesador, puede utilizar opciones de acceso de 20, 15 o 10 ns (cuanto más rápido sea el tiempo de acceso a los datos, más rápida será la memoria y más corto será el acceso en ráfaga para ella). . Sin embargo, como su nombre indica, esta memoria no es lo suficientemente rápida para el acceso síncrono, lo que significa que todavía hay que esperar para acceder al procesador, aunque menos que con la DRAM.

SRAM de ráfaga de sincronización(Memoria estática por lotes síncrona). Con frecuencias de bus inferiores a 66 MHz, la SRAM de ráfaga síncrona es el tipo de memoria más rápido disponible. La razón de esto es que si el procesador no está funcionando a una frecuencia demasiado alta, la SRAM de ráfaga síncrona puede proporcionar una salida de datos completamente síncrona, lo que significa que no hay latencia cuando el procesador lee las ráfagas 2-1-1 - 1, es decir, la La SRAM de ráfaga síncrona genera datos en un ciclo de ráfaga 2-1-1 - 1. Cuando la frecuencia del procesador aumenta por encima de 66 MHz, la SRAM de ráfaga síncrona no puede hacer frente a la carga y genera datos en ráfagas 3-2-2-2, lo cual es significativamente. más lento que usar SRAM de ráfaga canalizada. Las desventajas incluyen el hecho de que menos empresas producen la SRAM apilada síncrona y, por lo tanto, cuesta más. La SRAM de ráfaga síncrona tiene tiempos de dirección/datos de 8,5 a 12 ns.

Hay varias características de diseño clave de la SRAM de ráfaga síncrona que la hacen significativamente superior a la SRAM asíncrona cuando se utiliza como caché de alta velocidad:

Sincronización con el temporizador del sistema. En el sentido más simple, esto significa que todas las señales se activan mediante el flanco de una señal de temporizador. Recibir señales en el borde del cronómetro simplifica enormemente la creación de un sistema de alta velocidad;

Procesamiento por lotes. Las SRAM de ráfaga síncrona proporcionan un alto rendimiento con una pequeña cantidad de circuitos lógicos que organizan el funcionamiento cíclico de la memoria con direcciones secuenciales. La secuencia de paquetes de cuatro direcciones puede entrelazarse para compatibilidad con Intel o ser lineal para PowerPC y otros sistemas.

Estas características permiten que el microprocesador acceda a direcciones serie más rápidamente de lo que es posible con otros usos de la tecnología SRAM. Aunque algunos proveedores tienen SRAM asíncrona de 3,3 V con un tiempo de obtención de datos de 15 ns, la SRAM de ráfaga síncrona canalizada que utiliza la misma tecnología puede lograr un tiempo de obtención de datos de menos de 6 ns.

PB SRAM(Memoria estática de paquetes canalizados). Una canalización es una paralelización de operaciones SRAM utilizando registros de entrada y salida. Llenar los registros requiere un ciclo inicial adicional, pero una vez llenos, los registros proporcionan un salto rápido a la siguiente dirección mientras se lee la dirección actual.

Esto la convierte en la memoria caché más rápida para sistemas con velocidades de bus superiores a 75 MHz. PB SRAM puede funcionar en frecuencias de bus de hasta 133 MHz. Tampoco es mucho más lento que la SRAM de ráfaga síncrona cuando se usa en sistemas lentos: genera datos todo el tiempo en ráfagas 3-1-1 - 1. El rendimiento de esta memoria se puede ver en la dirección/tiempo de datos. que oscila entre 4,5 y 8 ns.

SRAM 1T. Como se señaló anteriormente, los diseños tradicionales de SRAM utilizan un flip-flop estático para almacenar un solo bit (celda). Para implementar uno de estos circuitos, la placa debe tener de 4 a 6 transistores (4-T, 6-T SRAM). Monolithic System Technology (MoSys) anunció la creación de un nuevo tipo de memoria en la que cada bit se implementa en un transistor (1-T SRAM). De hecho, aquí se utiliza la tecnología DRAM, ya que es necesario regenerar periódicamente la memoria. Sin embargo, la interfaz con la memoria se realiza en el estándar SRAM, mientras que los ciclos de regeneración están ocultos al controlador de memoria. Los circuitos 1-T pueden reducir el tamaño del chip de silicio entre un 50 y un 80 % en comparación con la SRAM tradicional y reducir el consumo de energía en un 75 %.

Los equipos de radio a menudo requieren almacenar información temporal, cuyo valor no es importante cuando el dispositivo está encendido. Dicha memoria podría basarse en microcircuitos o memoria, pero, desafortunadamente, estos microcircuitos son caros, tienen una pequeña cantidad de reescritura y una velocidad extremadamente baja al leer y especialmente escribir información. Puede usarlo para almacenar información temporal. Dado que las palabras memorizadas no son necesarias al mismo tiempo, puede utilizar el mecanismo de direccionamiento que se utiliza en .

Los circuitos en los que se utiliza una celda de memoria se denominan memoria estática de acceso aleatorio. RAM estática(RAM - memoria de acceso aleatorio - memoria de acceso aleatorio), porque. La información se almacena en él siempre que haya energía conectada al chip RAM. A diferencia de la RAM estática, los microcircuitos necesitan regenerar constantemente su contenido; de lo contrario, la información se corromperá.

Hay dos operaciones en los chips de RAM: operación de escritura y operación de lectura. Para escribir y leer información, se pueden utilizar diferentes buses de datos (como se hace en los procesadores de señales), pero con mayor frecuencia se utiliza el mismo bus de datos. Esto le permite guardar pines externos de microcircuitos conectados a este bus y cambiar fácilmente señales entre diferentes dispositivos.

La RAM estática se muestra en la Figura 1. La entrada y salida de la RAM en este circuito se combinan usando. Naturalmente, los circuitos de la RAM real serán diferentes de los que se muestran en esta figura. Sin embargo, el diagrama anterior le permite comprender cómo funciona la RAM real. La designación gráfica simbólica de la RAM en los diagramas de circuitos se muestra en la Figura 2.

Figura 1. Diagrama de bloques de RAM (RAM)

Figura 2. Designación gráfica de RAM (RAM)

La señal de escritura WR permite que los niveles lógicos presentes en las entradas de información se escriban en una celda RAM interna. La señal de lectura RD le permite enviar el contenido de la celda de memoria interna a las salidas de información del microcircuito. En el circuito que se muestra en la Figura 1, es imposible realizar simultáneamente una operación de escritura y lectura, pero esto generalmente no es necesario.

Una celda de RAM específica se selecciona mediante un código binario: la dirección de la celda. La capacidad de la memoria de acceso aleatorio (RAM) depende del número de celdas que contiene o, lo que es lo mismo, del número de cables de direcciones. La cantidad de celdas en la RAM se puede determinar por la cantidad de cables de dirección, elevando 2 a la potencia igual a la cantidad de pines de dirección en el chip:

El pin de selección del chip CS de los chips RAM le permite combinar varios chips para aumentar la cantidad de memoria RAM. Un diagrama de este tipo se muestra en la Figura 3.

Figura 3. Diagrama de RAM construida sobre varios chips de memoria.

La RAM estática requiere una gran superficie de matriz para su construcción, por lo que su capacidad es relativamente pequeña. La RAM estática se utiliza para construir circuitos de microcontroladores debido a la simplicidad de construir un diagrama de circuito y la capacidad de operar a frecuencias arbitrariamente bajas, hasta corriente continua. Además, la RAM estática se utiliza para crear memoria caché en computadoras de uso general debido al alto rendimiento de la RAM estática.

Los diagramas de tiempo de lectura de la RAM estática coinciden con los diagramas de tiempo de escritura y lectura de la RAM estática que se muestran en la Figura 4.

Figura 4. Diagrama de tiempos de acceso a la RAM adoptado para circuitos compatibles con el estándar INTEL

En la Figura 4, las flechas muestran la secuencia en la que se deben generar las señales de control de RAM. En esta figura, RD es la señal de lectura; WR - señal de grabación; A - señales de selección de dirección de celda (dado que los bits individuales en el bus de direcciones pueden tomar diferentes valores, se muestran las rutas de transición tanto al estado uno como al estado cero); DI: información de entrada destinada a escribir en una celda RAM ubicada en la dirección A1; DO: información de salida leída de la celda RAM ubicada en la dirección A2.

Figura 5. Diagrama de tiempos de acceso a la RAM adoptado para circuitos compatibles con el estándar MOTOROLA

En la Figura 5, las flechas muestran la secuencia en la que se deben generar las señales de control. En esta figura, R/W es la señal para seleccionar la operación de escritura o lectura; DS - señal estroboscópica de datos; A - señales de selección de dirección de celda (dado que los bits individuales en el bus de direcciones pueden tomar diferentes valores, se muestran las rutas de transición tanto al estado uno como al estado cero); DI: información de entrada destinada a escribir en una celda RAM ubicada en la dirección A1; DO: información de salida leída de la celda RAM ubicada en la dirección A2.

Literatura:

Junto con el artículo "Dispositivos de memoria de acceso aleatorio estáticos - RAM (RAM)", lea:

RAM estática y dinámica

Capítulo 7. Dispositivos de almacenamiento de PC

Después de estudiar este capítulo debes saber:

dispositivos de almacenamiento de tres niveles de memoria interna de la PC: microprocesador, memoria caché principal y buffer, su finalidad, características principales;

estructura física y lógica de la memoria principal, sus módulos: SIPP, SIMM, DIMM y tipos: DRAM, SDRAM, DRDRAM, DDRDRAM;

métodos para direccionar celdas de memoria principales;

principios de organización de la memoria virtual;

Propósito de la memoria caché en diferentes niveles.

Las computadoras personales tienen tres niveles principales de memoria:

l memoria del microprocesador (MPM);

l memoria principal(RAM);

l memoria externa (VRAM).

A estos niveles se les añade un buffer intermedio o memoria caché. Además, muchos dispositivos PC tienen su propia memoria local.

Las dos características más importantes (capacidad de memoria y velocidad) de los tres tipos principales de memoria se muestran en la tabla. 9.1.

Tabla 9.1. Características comparativas de los dispositivos de almacenamiento.

El rendimiento de los dos primeros tipos de dispositivos de almacenamiento se mide por el tiempo de acceso (t acceso) a ellos, y el rendimiento de los dispositivos de almacenamiento externos se mide mediante dos parámetros: tiempo de acceso (t acceso) y velocidad de lectura (V lectura):

l t arr: la suma del tiempo dedicado a buscar, leer y escribir información (en la literatura, este tiempo a menudo se denomina tiempo de acceso, que no es del todo estricto);

l t acceso - tiempo para buscar información en el medio;

l V lectura: la velocidad de lectura secuencial de bytes de información adyacentes.

Recordemos las abreviaturas generalmente aceptadas: s - segundo, ms - milisegundo, μs - microsegundo, ns - nanosegundo; 1s = 10 6 ms = 10 6 μs = 10 9 ns.

RAM estática y dinámica

La RAM se puede formar a partir de chips de tipo dinámico (Dynamic Random Access Memory - DRAM) o estático (Static Random Access Memory - SRAM).

La memoria estática tiene un rendimiento significativamente mayor, pero es mucho más cara que la DRAM. En la memoria estática, los elementos (celdas) se construyen sobre varios tipos de flip-flops: circuitos con dos estados estables. Después de escribir un bit en dicha celda, puede permanecer en este estado todo el tiempo que desee; todo lo que se requiere es la presencia de energía. Al acceder a un chip de memoria estática, se le suministra una dirección completa que, mediante un decodificador interno, se convierte en señales de muestreo para celdas específicas. Las celdas SRAM tienen un tiempo de respuesta corto (varios nanosegundos), pero los microcircuitos basados ​​​​en ellas se caracterizan por una baja capacidad específica (varios Mbits por paquete) y un alto consumo de energía. Por lo tanto, la memoria estática se utiliza principalmente como memoria de microprocesador y memoria intermedia (memoria caché).

En la memoria dinámica, las celdas se construyen sobre la base de áreas semiconductoras con acumulación de cargas, una especie de condensadores, que ocupan un área mucho más pequeña que los flip-flops y prácticamente no consumen energía durante el almacenamiento. Los condensadores están ubicados en la intersección de las barras colectoras verticales y horizontales de la matriz; La grabación y lectura de información se realiza mediante la aplicación de impulsos eléctricos a lo largo de aquellos buses matriciales que están conectados a los elementos pertenecientes a la celda de memoria seleccionada. Al acceder al microcircuito, primero se suministra a sus entradas la dirección de la fila de la matriz, acompañada de la señal RAS (Row Address Strobe), luego, después de un tiempo, la dirección de la columna, acompañada de la señal CAS (Column Address Strobe). Dado que los condensadores se descargan gradualmente (la carga se almacena en la celda durante varios milisegundos), para evitar la pérdida de información almacenada, la carga en ellos debe regenerarse constantemente, de ahí el nombre de la memoria: dinámica. La recarga desperdicia energía y tiempo, y esto reduce el rendimiento del sistema.

Las células de memoria dinámica, en comparación con las estáticas, tienen un tiempo de respuesta más largo (decenas de nanosegundos), pero una mayor densidad específica (del orden de decenas de Mbits por caso) y un menor consumo de energía. La memoria dinámica se utiliza para construir dispositivos de memoria de acceso aleatorio en la memoria principal de una PC.

memoria caché

La memoria caché tiene varios niveles. Los niveles L1, L2 y L3 son memoria caché de registros: una memoria de alta velocidad de capacidad relativamente grande, que actúa como un búfer entre la RAM y el MP y permite aumentar la velocidad de las operaciones. Los registros de la memoria caché no son accesibles para el usuario, de ahí el nombre caché, que significa "caché" en inglés.

Las placas base modernas utilizan una caché canalizada con acceso en bloque (Pipelined Burst Cache). La memoria caché almacena copias de los bloques de datos de aquellas áreas de RAM a las que se accedió por última vez, y es muy probable que los accesos se realicen en los siguientes ciclos de reloj; el acceso rápido a estos datos le permite reducir el tiempo de ejecución de los siguientes comandos del programa. Cuando se ejecuta el programa, los datos leídos desde el OP con un ligero avance se escriben en la memoria caché. Los resultados de las operaciones realizadas en el MP también se registran en la memoria caché.

Según el principio de registrar resultados en la RAM, existen dos tipos de memoria caché:

l en la memoria caché de reescritura, los resultados de las operaciones se registran antes de escribirse en el OP, y luego el controlador de memoria caché reescribe estos datos de forma independiente en el OP;

l en la memoria caché de "escritura directa", los resultados de las operaciones se escriben simultáneamente, en paralelo, tanto en la memoria caché como en el OP.

Los microprocesadores, a partir del MP 80486, tienen una memoria caché (o caché de primer nivel, L1) integrada en el núcleo principal del MP, lo que, en particular, determina su alto rendimiento. Los microprocesadores Pentium tienen memoria caché por separado para datos y por separado para instrucciones: los Pentium y Pentium Pro MP tienen una pequeña capacidad de esta memoria: 8 KB cada uno, las siguientes versiones del Pentium MP tienen 16 KB cada uno. Pentium Pro y superiores, además del caché de primer nivel, también tienen un caché de segundo nivel (L2) integrado en la placa del microprocesador con una capacidad de 128 KB a 2048 KB. Este caché en el chip se ejecuta a una velocidad de reloj de MP completa o a una velocidad de reloj de media MP.

Hay que tener en cuenta que para todos los MP se puede utilizar memoria caché adicional de nivel 2 (L2) o 3 (L3), ubicada en la placa base fuera del MP, cuya capacidad puede alcanzar varios megabytes (caché en MB se refiere al nivel 3, si el MP instalado en esta placa tiene caché de 2º nivel). El tiempo de acceso a la caché depende de la frecuencia del reloj a la que funciona la caché y suele ser de 1 a 2 ciclos de reloj. Así, para la memoria caché L1 del Pentium MP, el tiempo de acceso es de 2 a 5 ns, para las memorias caché L2 y L3 este tiempo alcanza los 10 ns. El ancho de banda de la memoria caché depende tanto del tiempo de acceso como del ancho de banda de la interfaz, y oscila ampliamente entre 300 y 3000 MB/s.

El uso de la memoria caché aumenta significativamente el rendimiento del sistema. Cuanto mayor sea la memoria caché, mayor será el rendimiento, pero esta relación no es lineal. Hay una disminución gradual en la tasa de crecimiento del rendimiento general de la computadora a medida que aumenta el tamaño de la memoria caché. En los PC modernos, el aumento de rendimiento, por regla general, prácticamente se detiene después de 1 MB de caché L2. La memoria caché L1, L2, L3 se crea en base a chips de memoria estática.

Las PC modernas también usan memoria caché entre dispositivos de almacenamiento en disco externo y RAM, generalmente denominada nivel 3, con menos frecuencia, si hay una caché L3 en la placa base, hasta el nivel 4. La memoria caché para el VSD se crea en el campo RAM o directamente en el módulo del propio VSD.

memoria principal

Al considerar la estructura de la memoria principal, podemos hablar tanto de la estructura física, es decir, sus principales componentes estructurales, como de la estructura lógica, es decir, sus diversas áreas, asignadas condicionalmente para organizar modos más convenientes de su uso y mantenimiento.

La memoria dinámica (DRAM) es un tipo de memoria de acceso aleatorio que se utiliza en dispositivos informáticos, especialmente en las PC. La DRAM almacena cada bit de datos en un componente electrónico pasivo separado que reside dentro de una placa de circuito integrado. Cada componente eléctrico tiene dos estados de valores en un bit, llamados 0 y 1. Debe actualizarse con frecuencia, de lo contrario la información desaparece. La DRAM tiene un condensador y un transistor por bit, a diferencia de la memoria estática de acceso aleatorio (SRAM) que requiere 6 transistores. Los condensadores y transistores utilizados son extremadamente pequeños. Hay millones de condensadores y transistores que caben en un único chip de memoria.

Como forma de tecnología de memoria, la memoria RAM dinámica surgió de los desarrollos de los primeros microprocesadores y desarrollos de circuitos integrados relacionados. A mediados de la década de 1960, comenzaron a aparecer en algunos productos electrónicos modernos que anteriormente utilizaban una forma de memoria magnética en forma de un pequeño toroide de ferrita para cada elemento. Naturalmente, esta memoria "principal" era muy cara y las versiones integradas resultaban más atractivas a largo plazo.

La idea de la tecnología DRAM apareció relativamente temprano en la línea de tiempo de los circuitos integrados de semiconductores. Una de las primeras formas se utilizó en la calculadora de Toshiba, que se lanzó al mercado en 1966 a partir de un componente discreto, y la idea se patentó dos años más tarde. La siguiente etapa del desarrollo tecnológico se produjo en 1969, cuando Honeywell, que había entrado en el mercado de las computadoras, pidió a Intel que creara una memoria dinámica utilizando tres ideas de celdas de transistores. El DRAM IC resultante se llamó Intel 1102 y apareció a principios de 1970. Sin embargo, el dispositivo tuvo varios problemas, tras lo cual Intel desarrolló una nueva tecnología que funciona de manera más confiable.

El nuevo dispositivo resultante apareció a finales de 1970 y se llamó Intel 1103. La tecnología avanzó aún más cuando MOSTEK lanzó su MK4096 en 1973. Como indica el número de pieza, el dispositivo tenía una capacidad de 4 k. Su principal ventaja era que incluía un enfoque de filas y columnas multiplexadas. Este nuevo enfoque hizo posible encajar en paquetes con menos contactos. Como resultado, la ventaja de costos aumenta con respecto a los enfoques anteriores con cada aumento en la capacidad de memoria.

Esto permitió a la tecnología MOSTEK ganar más del 75% de la cuota de mercado global. MOSTEK finalmente perdió frente a los fabricantes japoneses porque pudieron producir mejores dispositivos a un precio más bajo.

DRAM es memoria dinámica y SRAM es memoria estática. Los chips DRAM de la placa se actualizan cada pocos milisegundos. Esto se hace reescribiendo los datos en el módulo. Los chips que necesitan actualización son la memoria volátil. La DRAM accede directamente a la memoria, la retiene durante un período corto y pierde sus datos cuando se corta la energía.

SRAM es aquella que es estática y no necesita ser actualizada. Dado que se ejecuta mucho más rápido, se utiliza en registros y memoria caché. La SRAM almacena datos y funciona a velocidades más altas que la DRAM de la placa base porque es mucho más barata de fabricar.

DRAM es un tipo de memoria semiconductora que un diseñador de sistemas puede utilizar al construir una computadora. Las opciones de memoria alternativas incluyen RAM estática (SRAM), memoria de solo lectura programable y borrable eléctricamente (EEPROM), NOR Flash y NAND Flash. Muchos sistemas utilizan más de un tipo de memoria.

Tipos de placas de circuito impreso y sistemas de lectura.

Los tres tipos principales de placas de circuito impreso que contienen chips de memoria son los módulos de memoria integrados duales (DIMM), los módulos de memoria de una sola línea (SIMM) y los módulos de memoria en línea Rambus (RIMM).

Hoy en día, la mayoría de las placas base utilizan DIMM. La frecuencia de actualización del módulo para DRAM es cada pocos milisegundos (1/1000 de segundo). Esta actualización la realiza el controlador de memoria ubicado en el chipset de la placa base. Dado que la lógica de actualización se utiliza para actualizar automáticamente, la placa DRAM es bastante compleja.

Se utilizan varios sistemas para la actualización, pero todos los métodos requieren un contador para realizar un seguimiento de la fila que debe actualizarse de la siguiente manera. Las celdas DRAM están organizadas como una matriz cuadrada de capacitores, típicamente de 1024 por 1024 celdas. Cuando una celda está en estado de lectura, se lee toda la fila y se vuelve a escribir la actualización. Cuando está en el estado de "escritura", se "lee" toda la fila, se cambia un valor y luego se reescribe toda la fila.

Dependiendo del sistema, hay chips DRAM que contienen el contador, mientras que otros sistemas dependen de la lógica de actualización de periféricos. El tiempo de acceso ronda los 60 nanosegundos, mientras que SRAM puede llegar a los 10 nanosegundos. Además, el tiempo de ciclo de la DRAM es mucho más largo que el de la SRAM. El tiempo del ciclo es más corto porque no tiene que detenerse entre llamadas y actualizaciones.

DRAM es el sucesor de SRAM. Los diseñadores de memoria redujeron la cantidad de elementos por bit y eliminaron las líneas de bits diferenciales para ahorrar área de chip para la creación de DRAM. Como resultado, es más barato de producir que SRAM. Pero la SRAM conserva algunas ventajas sobre la DRAM. Comparación de memoria estática y dinámica:

1. No es necesario actualizar la SRAM porque funciona cambiando el flujo de corriente en una de dos direcciones en lugar de mantener la carga en una ubicación de almacenamiento.
2. Normalmente se utiliza para la memoria caché, a la que se puede acceder más rápido que la DRAM.
3. SRAM es capaz de leer y escribir bits de bytes y es más rápido en lectura y escritura que DRAM, que escribe datos a nivel de bytes y lee a nivel de páginas de varios bytes.
4. Las diferencias de potencia se determinan dependiendo de si el sistema está en modo activo o en modo de suspensión. La DRAM requiere menos energía que la SRAM cuando está activa, pero la SRAM consume significativamente menos energía cuando está inactiva.

Existen muchos tipos o interfaces para comunicarse con DRAM. Estos incluyen el modo de página rápida (FPM DRAM), datos extendidos de DRAM (EDO RAM) y DRAM síncrona (SDRAM). SDRAM es un nombre genérico para los tipos de DRAM sincronizados por un microprocesador. Estos incluyen SDRAM de velocidad de datos única (SDR), SDRAM de velocidad de datos doble (DDR), SDRAM DDR2, SDRAM DDR3 y SDRAM DDR4.

Cómo funciona la RAM

Los dispositivos de memoria dinámica cuentan con tecnología MOS subyacente en su diseño, fabricación y funcionamiento. Al observar cómo funciona la memoria DRAM, se puede ver que la RAM básica o DRAM utiliza un condensador para almacenar cada bit de datos y un dispositivo de transferencia, un MOSFET, que actúa como un interruptor.

El nivel de carga en el capacitor de una celda de memoria determina si ese bit en particular es un "1" o un "0" lógico; la presencia de carga en el capacitor indica un "1" lógico y la ausencia de carga indica un "1" lógico. 0". La RAM de asignación dinámica de memoria tiene un formato específico que permite empaquetarla firmemente en un chip de silicio, lo que la hace muy económica. Se conectan dos líneas a cada celda de RAM dinámica: una línea de Palabra (W/L) y una línea de Bit (B/L), de modo que la celda deseada dentro de la matriz pueda leer o escribir datos.

celda base

La celda de memoria básica que se muestra sería una entre los muchos miles o millones de celdas de este tipo en un chip de memoria completo. Pueden tener una capacidad de 256 Mbit o más. Para mejorar las capacidades y la velocidad de escritura y lectura, la memoria se asigna y divide dinámicamente en submatrices. Tener múltiples subarreglos acorta las palabras y las cadenas de bits, y esto reduce el tiempo de acceso a las celdas individuales. Por ejemplo, una DRAM de 256 Mbit se puede dividir en 16 matrices más pequeñas de 16 Mbit.

Los lineales controlan la entrada de las líneas de transmisión, mientras que los contenedores de bits están conectados al canal FET y finalmente a los amplificadores de ganancia. Hay dos formas de organizar cadenas de bits:

1. Líneas de bits apiladas. Puede pensar en un par de líneas de bits adyacentes como una línea de bits doblada por la mitad, con la conexión en la ranura conectada a un amplificador compartido. Este formato proporciona inmunidad adicional al ruido, pero a expensas de la compacidad.
2. Líneas de bits abiertas. En esta configuración, las líneas se colocan entre dos subarreglos, conectando así cada amplificador de señal a una línea de bits en cada arreglo. Esto ofrece una solución más compacta que las líneas de bits plegadas a expensas de la inmunidad al ruido.

Uno de los problemas con este circuito es que los capacitores no mantienen su carga indefinidamente porque hay algunas fugas en el capacitor. Sería inaceptable que la memoria perdiera sus datos y para superar este problema los datos se actualizan periódicamente. Los datos se leen y escriben, lo que garantiza que se supere cualquier fuga y se recuperen los datos.

Uno de los elementos clave de la memoria DRAM es el hecho de que los datos se actualizan periódicamente. Normalmente, los fabricantes especifican que cada fila debe actualizarse cada 64 ms. Este intervalo de tiempo cumple con los estándares JEDEC para períodos de actualización dinámica de RAM.

Hay muchas formas de actualizar. Algunos sistemas de procesador actualizan cada fila cada 64 ms. Otros sistemas actualizan una fila a la vez, pero esto tiene la desventaja de que con memorias grandes la velocidad de actualización se vuelve muy rápida. Otros sistemas, especialmente los sistemas en tiempo real donde la velocidad es importante, adoptan el enfoque de hacer que parte de la memoria del semiconductor dependa simultáneamente de un temporizador externo que controla el funcionamiento del resto del sistema. Por tanto, no interfiere con el funcionamiento del sistema.

Independientemente del método que se utilice, es necesario que el contador pueda realizar un seguimiento de la siguiente línea de la DRAM que debe actualizarse. Algunos chips incluyen un contador, en caso contrario se debe añadir un dispositivo adicional para este fin. Puede parecer que los circuitos de actualización necesarios para la memoria DRAM agregarían complejidad al diseño general de la memoria y la harían más costosa. Sin embargo, se ha descubierto que los circuitos adicionales no suponen un problema grave si pueden integrarse en el chip de memoria. Y también resulta ser mucho más barato y tiene una capacidad mucho mayor que su otro principal competidor, la RAM estática (SRAM).

Relación señal-ruido

A medida que las memorias aumentan de tamaño, la cuestión de la relación señal-ruido se vuelve muy importante porque puede causar problemas de corrupción de datos. Esto depende de la relación entre la capacitancia del capacitor de almacenamiento en la memoria DRAM y la capacitancia de la palabra o línea de bits que se descarga cuando se accede a la celda. A medida que aumenta la densidad de bits por chip, la relación empeora a medida que el área de celda disminuye debido a que se agregan más celdas a la línea de bits.

Por esta razón, es importante almacenar alto voltaje en el capacitor y aumentar la capacidad de almacenamiento DRAM para áreas determinadas tanto como sea posible. Esto es muy importante porque la sensibilidad de la pequeña carga en el condensador de una celda de memoria es una de las áreas más desafiantes del diseño de chips de memoria DRAM. Como resultado de esto, se incluyeron algunos circuitos complejos en los chips de memoria.

Los chips de memoria DRAM se utilizan ampliamente y la tecnología está muy bien probada. Y hay chips de memoria y complementos disponibles para ampliar la memoria de las computadoras y muchos otros dispositivos. Aunque la DRAM tiene sus desventajas, todavía se usa ampliamente ya que ofrece muchas ventajas en términos de costo y velocidad satisfactoria, no es la más rápida, pero sigue siendo mucho más rápida que algunos otros tipos de memoria.

Existen varios tipos dentro de la familia de memorias DRAM, incluidas las asíncronas, síncronas, EDO, BEDO, FPM y otras. Además del tipo de tecnología de memoria, también puede estar contenida en varios tipos de paquetes de circuitos integrados. La DRAM también está disponible en formatos de módulo y hay varios tipos de módulos de memoria, incluidos DIMM, SIMM, RIMM, etc. Por lo tanto, es necesario comprender todos los diferentes tipos de DRAM y formatos en los que se puede obtener e instalar la memoria. y usado.

Al estudiar la tecnología de la memoria en sí, existe una amplia variedad de diferentes tipos de DRAM. La DRAM asíncrona es el tipo básico en el que se basan todos los demás tipos. Los asíncronos tienen conexiones para alimentación, entradas de direcciones y líneas de datos bidireccionales. Aunque este tipo de DRAM es asíncrono, el sistema lo ejecuta el controlador de memoria, que está sincronizado, y esto limita la velocidad del sistema para multiplicar la velocidad del reloj. Sin embargo, el funcionamiento de la DRAM en sí no es síncrono.

Asignación de memoria

La asignación de memoria dinámica es el proceso mediante el cual a los programas y servicios informáticos se les asigna espacio de memoria física o virtual. De hecho, es el proceso de reservar una porción parcial o completa de la memoria de la computadora para la ejecución de programas y procesos. La asignación de memoria se logra mediante un proceso conocido como administración de memoria a través del sistema operativo y las aplicaciones de software.

La asignación de memoria dinámica tiene dos tipos principales:

1. Asignación de memoria estática: la memoria se asigna a un programa en tiempo de compilación.
2. Asignación de memoria dinámica: a los programas se les asigna memoria en tiempo de ejecución.

El proceso de asignación de memoria es muy similar a la gestión de la memoria física y virtual. A los programas y servicios se les asigna memoria específica según sus requisitos durante la ejecución. Una vez que un programa completa su trabajo o está inactivo, la memoria se libera y se asigna a otro programa o se fusiona con la memoria primaria.

Optimización del uso de la memoria

La memoria dinámica del arduino tiene forma de flash donde se almacena el programa en sí y no se puede cambiar excepto cuando el usuario carga un nuevo programa, llamado "sketch", desde la computadora, y conserva lo descargado incluso si se corta la energía. apagado. Al verificar o cargar un boceto, la PC informará en la ventana cuánto flash hay y cuánto se ha utilizado si el "modo detallado" está habilitado en la configuración.

Cada vez que se carga una nueva miniatura, sobrescribe la anterior. El Arduino solo tiene un programa a la vez, y cuando se le suministra energía al Arduino, el programa se ejecuta para siempre. La mayoría de los Arduinos modernos tienen alrededor de 32K de memoria flash, que es bastante pequeña y limita el tamaño de los programas (cuadernos de bocetos) que puedes descargar. Pero SRAM es el verdadero límite para muchas cosas. El usuario realmente debe tener cuidado al planificar para minimizar lo que realmente necesita conservar. Y si intentan usar demasiado, Arduino simplemente no funcionará. El usuario ni siquiera podrá realizar las acciones de depuración más mínimas hasta que se reinicie la PC.

SRAM es la memoria más valiosa de Arduino. Aunque las fallas de SRAM son probablemente los problemas de memoria más comunes en Arduino. Son difíciles de diagnosticar. Si el programa falla inexplicablemente, existe una buena posibilidad de que el usuario haya bloqueado la pila por no tener suficiente SRAM. Hay varias cosas que se pueden hacer para reducir el uso de SRAM:

1. Elimine las variables no utilizadas.
2. Líneas de reserva.
3. Mover datos permanentes a PROGMEM.
4. Reducir el tamaño del buffer.
5. Reducir variables sobredimensionadas.

Cualquier variable que el usuario defina en la parte superior del programa, dentro de una función o incluso sobre la marcha en algo como un bucle for probablemente usará SRAM, aunque algunas variables nunca se almacenan en SRAM. Cada vez que se inicia el Arduino encendiéndolo o reiniciándolo, todas sus variables se reinicializan a los valores predeterminados y necesita volver a aprender el entorno con el que está trabajando.

Trabajar con memoria dinámica - un aspecto importante a considerar al diseñar un sistema. De hecho, existe un tercer tipo de memoria: la EEPROM, en la que se puede escribir y se conservará en caso de un corte de energía. Arduino puede escribir 300 EEPROM por segundo; si el usuario no tiene cuidado, teóricamente esta velocidad puede destruir una celda de memoria en 5 minutos y toda la EEPROM en dos días.

Memoria estática de acceso aleatorio(SRAM, memoria estática de acceso aleatorio): memoria semiconductora de acceso aleatorio en la que cada dígito binario o ternario se almacena en un circuito de retroalimentación positiva que permite mantener el estado de la señal sin la reescritura constante requerida en la memoria dinámica (DRAM). Sin embargo, SRAM sólo puede almacenar datos sin sobrescribirlos mientras haya energía, es decir, SRAM sigue siendo un tipo de memoria volátil. Acceso aleatorio (RAM - memoria de acceso aleatorio): la capacidad de seleccionar para escribir/leer cualquiera de los bits (rasgos) (generalmente bytes (rasgos), depende de las características del diseño), a diferencia de la memoria con acceso secuencial (SAM - - memoria de acceso secuencial).

SRAM binaria

Arroz. 1.

Una celda de memoria binaria estática típica (flip-flop binario) basada en tecnología CMOS consta de dos inversores interconectados (anillo) y transistores clave para proporcionar acceso a la celda (Fig. 1). A menudo, para aumentar la densidad de empaquetado de los elementos en un chip, se utilizan resistencias de polisilicio como carga. La desventaja de esta solución es el aumento del consumo de energía estática.

El WL (Word Line) controla dos transistores de acceso. Líneas BL y BL (línea de bits): las líneas de bits se utilizan tanto para escribir como para leer datos.

Registro. Cuando se aplica un "0" a la línea BL o BL, los pares de transistores conectados en paralelo (M5 y M1) y (M6 y M3) forman circuitos lógicos 2OR, la aplicación posterior de un "1" a la línea WL abre el transistor. M5 o M6, lo que provoca la correspondiente conmutación del gatillo.

Lectura. Cuando se aplica "1" a la línea WL, los transistores M5 y M6 se abren, los niveles registrados en el disparador se configuran en las líneas BL y BL y van a los circuitos de lectura.

Se describe una celda SRAM binaria de ocho transistores.

La conmutación de flip-flops a través de transistores de acceso es una función de conmutación de prioridad lógica implícita, que explícitamente, para los flip-flops binarios, se basa en elementos lógicos de dos entradas 2OR-NOT o 2AND-NOT. El circuito de celda de conmutación explícito es un flip-flop RS convencional. Con un esquema de conmutación explícito, las líneas de lectura y escritura están separadas, eliminando la necesidad de transistores de acceso (2 transistores por celda), pero se requieren transistores de doble puerta en la propia celda.

Actualmente, ha aparecido un circuito mejorado (!) con retroalimentación que se puede desactivar mediante la señal de grabación, que no requiere transistores de carga y, en consecuencia, está libre de un alto consumo de energía durante la grabación.

Trinidad SRAM

Arroz. 2. Proyecto SRAM ternario en flip-flops ternarios de un solo dígito de tres bits

Un elemento lógico 2OR-NOT consta de dos transistores de dos puertas, tres de seis, más tres transistores de acceso, para un total de nueve transistores por una celda de memoria de tres bits.

Ventajas

· Rápido acceso. SRAM es verdaderamente una memoria de acceso aleatorio; acceder a cualquier celda de memoria en cualquier momento lleva el mismo tiempo.

· Diseño de circuito simple: SRAM no requiere controladores complejos.

· Son posibles frecuencias de sincronización muy bajas, hasta una parada completa de los impulsos del reloj.

Defectos

· Alto consumo de energía.

· Baja densidad de grabación (seis elementos por bit, en lugar de dos de la DRAM).

· Como resultado, el coste de un kilobyte de memoria es elevado.

Sin embargo, el alto consumo de energía no es una característica fundamental de la SRAM, sino que se debe a los altos tipos de cambio con este tipo de memoria interna del procesador. La energía se consume sólo cuando cambia la información en una celda SRAM.

Solicitud

SRAM se utiliza en microcontroladores y FPGA, en los que la cantidad de RAM es pequeña (unos pocos kilobytes), pero bajo consumo de energía (debido a la ausencia de un controlador de memoria dinámico complejo), tiempo de funcionamiento de subrutinas predecible y depuración directamente en el dispositivo. son requeridos.

En dispositivos con gran cantidad de RAM, la memoria de trabajo se ejecuta como DRAM. SRAM es lo que crea los registros y la memoria caché.

DRAM (memoria dinámica de acceso aleatorio)-- un tipo de memoria de acceso aleatorio (RAM) semiconductor volátil, también el dispositivo de almacenamiento más utilizado como RAM en las computadoras modernas.

Físicamente, la memoria DRAM consta de celdas creadas en material semiconductor, cada una de las cuales puede almacenar una determinada cantidad de datos, de 1 a 4 bits. El conjunto de celdas de dicha memoria forma un "rectángulo" condicional, que consta de un cierto número de filas y columnas. Uno de esos “rectángulos” se llama página y el conjunto de páginas se llama banco. Todo el conjunto de celdas se divide condicionalmente en varias áreas.

Como dispositivo de almacenamiento, la memoria DRAM es un módulo de varios diseños, compuesto por un tablero eléctrico en el que se ubican los chips de memoria y un conector necesario para conectar el módulo a la placa base.

Arroz. 3. figura. 3.1

Físicamente, la memoria DRAM es un conjunto de celdas de almacenamiento que constan de condensadores y transistores ubicados dentro de chips de memoria semiconductores.

Si no hay suministro de energía a este tipo de memoria, los capacitores se descargan y la memoria se vacía (se pone a cero). Para mantener el voltaje requerido en las placas de los capacitores de las celdas y preservar su contenido, se deben recargar periódicamente aplicándoles voltaje a través de interruptores de transistores de conmutación. Este mantenimiento dinámico de la carga del condensador es el principio operativo fundamental de la memoria DRAM. Los condensadores se cargan cuando se escribe un bit en la “celda” y se descargan cuando es necesario escribir un bit cero en la “celda”.

Un elemento importante de este tipo de memoria es un amplificador de sensores conectado a cada una de las columnas del “rectángulo”. Él, reaccionando al débil flujo de electrones que corren a través de los transistores abiertos desde las placas del condensador, lee la página completa. Es la página la porción mínima de intercambio con la memoria dinámica, porque el intercambio de datos con una sola celda es imposible.

Regeneración

A diferencia de la memoria estática tipo SRAM (memoria estática de acceso aleatorio en inglés), que es un tipo de memoria estructuralmente más complejo y más caro y se utiliza principalmente en la memoria caché, la memoria DRAM se fabrica a base de pequeños condensadores, que pierden carga rápidamente, por lo que la información Debe actualizarse a ciertos intervalos para evitar la pérdida de datos. Este proceso se llama regeneración de la memoria. Se implementa mediante un controlador especial instalado en la placa base o en el chip del procesador central. Durante un tiempo llamado paso de actualización, se reescribe una fila completa de celdas en la DRAM y, después de 8 a 64 ms, se actualizan todas las filas de memoria.

El proceso de regeneración de la memoria en la versión clásica ralentiza significativamente el funcionamiento del sistema, ya que en este momento el intercambio de datos con la memoria es imposible. La regeneración basada en la iteración de filas convencional no se utiliza en los tipos de DRAM modernos. Hay varias opciones más económicas para este proceso: avanzada, por lotes, distribuida; La más económica es la regeneración oculta (sombra).

memoria caché del disparador de la computadora

Desencadenantes

Trigger (sistema de disparo) es una clase de dispositivos electrónicos que tienen la capacidad de permanecer en uno de dos o más estados estables durante mucho tiempo y alternarlos bajo la influencia de señales externas. Cada estado de disparo se reconoce fácilmente por el valor del voltaje de salida.

Por la naturaleza de su acción, los disparadores pertenecen a dispositivos de impulsos: sus elementos activos (transistores, lámparas) funcionan en modo clave y el cambio de estado dura muy poco tiempo.

La RAM recopilada en flip-flops se denomina memoria estática de acceso aleatorio o simplemente memoria estática. La ventaja de este tipo de memoria es la velocidad. Dado que los disparadores están montados en puertas y el tiempo de retardo de la puerta es muy corto, el cambio del estado del disparador se produce muy rápidamente. Este tipo de memoria no está exenta de inconvenientes. En primer lugar, el grupo de transistores que componen un flip-flop es más caro, incluso si están grabados por millones en un único sustrato de silicio. Además, un grupo de transistores ocupa mucho más espacio porque se deben grabar líneas de comunicación entre los transistores que forman el flip-flop. Se utiliza para RAM ultrarrápida.