Hogar › Tarifas › RAM DDR5. Cómo distinguir los tipos de memoria SIMM, DIMM, DDR, DDR2, DDR3

RAM DDR5. Cómo distinguir los tipos de memoria SIMM, DIMM, DDR, DDR2, DDR3

Memoria: RAM, DDR SDRAM, SDR SDRAM, PC100, DDR333, PC3200... ¿cómo resolverlo todo? ¡Intentémoslo!

Entonces, lo primero que debemos hacer es “suavizar” todas las dudas y preguntas sobre las denominaciones en la memoria...

Los tipos de memoria más comunes son:

DEG SDRAM(designaciones PC66, PC100, PC133)
SDRAM DDR(designaciones PC266, PC333, etc. o PC2100, PC2700)
RDRAM(PC800)

Ahora, para explicaciones posteriores, les hablaré sobre tiempos y frecuencias. Momento- este es el retraso entre las operaciones individuales realizadas por el controlador al acceder a la memoria.

Si consideramos la composición de la memoria, obtenemos: todo su espacio se presenta en forma de celdas (rectángulos), que constan de un cierto número de filas y columnas. Uno de esos "rectángulos" se llama página y el conjunto de páginas se llama banco.

Para acceder a una celda, el controlador establece el número del banco, el número de página que contiene, el número de fila y el número de columna, se dedica tiempo a todas las solicitudes y, además, se gasta un costo bastante grande en abrir y cerrar el banco después de la operación de lectura/escritura en sí. Cada acción lleva tiempo, a eso se le llama timing.

Ahora echemos un vistazo más de cerca a cada uno de los tiempos. Algunos de ellos no están disponibles para configuración - tiempo de acceso CS# (selección de cristal) esta señal determina el cristal (chip) del módulo para realizar la operación.

Además, el resto se puede cambiar:

RCD (retraso de RAS a CAS) este es el retraso entre señales RAS (estroboscópico de dirección de fila) Y CAS (estroboscópico de dirección de columna), este parámetro caracteriza el intervalo entre accesos al bus por parte del controlador de memoria de señales RAS# Y CAS#.
Latencia CAS (CL) este es el retraso entre el comando de lectura y la disponibilidad de la primera palabra a leer. Introducido para configurar registros de direcciones para garantizar un nivel de señal estable.
Precarga RAS (RP) este es el momento de la reemisión (período de acumulación de carga) de la señal RAS#; después de ese tiempo, el controlador de memoria podrá emitir nuevamente la señal de inicialización de la dirección de línea.

Nota: el orden de las operaciones es exactamente este (RCD-CL-RP), pero a menudo los tiempos no se escriben en orden, sino por "importancia" - CL-RCD-RP.

Retraso de precarga(o Retraso de precarga activa; más a menudo referido como Tras) es el tiempo activo de la línea. Aquellos. el período durante el cual se cierra una fila si la siguiente celda requerida está en otra fila.
Temporizador de inactividad de SDRAM(o Límite del ciclo inactivo de SDRAM) el número de ciclos de reloj durante los cuales la página permanece abierta, después de los cuales la página se ve obligada a cerrarse, ya sea para acceder a otra página o para actualizar (refrescar)
Longitud de ráfaga Este es un parámetro que establece el tamaño de la captación previa de memoria en relación con la dirección inicial del acceso. Cuanto mayor sea su tamaño, mayor será el rendimiento de la memoria.

Bueno, parece que hemos entendido los conceptos básicos de tiempos, ahora echemos un vistazo más de cerca a las clasificaciones de memoria (PC100, PC2100, DDR333, etc.)

Hay dos tipos de designaciones para una misma memoria: una por la "frecuencia efectiva" DDRxxx y la segunda por el ancho de banda teórico PCxxxx.

La designación "DDRxxx" se desarrolló históricamente a partir de la secuencia de nombres de los estándares "PC66-PC100-PC133", cuando era costumbre asociar la velocidad de la memoria con la frecuencia (a menos que se introdujera una nueva abreviatura "DDR" para distinguir SDR SDRAM de SDRAM DDR). Simultáneamente con la memoria DDR SDRAM, apareció la memoria RDRAM (Rambus), en la que los astutos especialistas en marketing decidieron establecer no la frecuencia, sino el ancho de banda: PC800. Al mismo tiempo, el ancho del bus de datos era de 64 bits (8 bytes); permaneció igual, es decir, esos mismos PC800 (800 MB / s) se obtuvieron multiplicando 100 MHz por 8. Naturalmente, nada ha cambiado. por el nombre, y PC800 RDRAM es lo mismo que PC100 SDRAM, solo que en un paquete diferente... Esto no es más que una estrategia de ventas, en términos generales, "engañar a la gente". En respuesta, las empresas que producen módulos comenzaron a escribir el rendimiento teórico: PCxxxx. Así aparecieron PC1600, PC2100 y siguientes... Al mismo tiempo, DDR SDRAM tiene una frecuencia efectiva que es el doble, lo que significa que el número en la designación es mayor.

A continuación se muestra un ejemplo de correspondencia de notación:

100MHz = PC1600 SDRAM DDR = DDR200 SDRAM = PC100 SDRAM = PC800 RDRAM
133 MHz = PC2100 DDR SDRAM = DDR266 SDRAM = PC133 SDRAM = PC1066 RDRAM
166 MHz = PC2700 DDR SDRAM = DDR333 SDRAM = PC166 SDRAM = PC1333 RDRAM
200 MHz = PC3200 SDRAM DDR = DDR400 SDRAM = PC200 SDRAM = PC1600 RDRAM
250 MHz = SDRAM DDR PC4000 = SDRAM DDR500

Para RAMBUS (RDRAM) No escribiré mucho, pero intentaré presentárselo.

Hay tres tipos de RDRAM: Base, Concurrente Y Directo. Base y Concurrente son prácticamente lo mismo, pero Direct tiene diferencias significativas, por eso te hablaré de los dos primeros en general, y del último con más detalle.

RDRAM básica Y RDRAM concurrente Básicamente, solo se diferencian en las frecuencias de funcionamiento: para el primero, la frecuencia es 250-300 MHz, y para el segundo, este parámetro es, respectivamente, 300-350 MHz. Los datos se transmiten a dos paquetes de datos por ciclo de reloj, por lo que la frecuencia de transmisión efectiva es el doble. La memoria utiliza un bus de datos de ocho bits, lo que en consecuencia proporciona un rendimiento de 500-600 Mb/s (BRDRAM) y 600-700 Mb/s (CRDRAM).

RDRAM directa (DRDRAM) a diferencia de Base y Concurrent, tiene un bus de 16 bits y opera a una frecuencia de 400 MHz. El ancho de banda de Direct RDRAM es de 1,6 Gb/s (teniendo en cuenta la transferencia de datos bidireccional), lo que parece bastante bueno en comparación con SDRAM (1 Gb/s para PC133). Por lo general, cuando se habla de RDRAM, se refieren a DRDRAM, por lo que a menudo se omite la letra "D" en el nombre. Cuando apareció este tipo de memoria, Intel creó un chipset para el Pentium 4: i850.

La mayor ventaja Rambú La memoria significa que cuantos más módulos, mayor será el rendimiento, por ejemplo, hasta 1,6 Gb/s por canal y hasta 6,4 Gb/s con cuatro canales.

También existen dos desventajas, bastante importantes:

1. Las garras son doradas y quedan inutilizables si se extrae la tarjeta de memoria y se inserta en la ranura más de 10 veces (aproximadamente).

2. Demasiado caro, pero muchas personas encuentran un muy buen uso para esta memoria y están dispuestas a pagar mucho dinero por ella.

Eso es probablemente todo, hemos descubierto los términos, nombres y denominaciones, ahora les contaré un poco sobre varias pequeñas cosas importantes.

Probablemente viste la opción Por SPD en el BIOS al configurar la frecuencia de la memoria, ¿qué significa esto? SPD - Detección de presencia en serie, este es un microcircuito en el módulo en el que están programados todos los parámetros para el funcionamiento del módulo, estos son los "valores predeterminados", por así decirlo. Ahora, debido a la aparición de empresas "sin nombre", comenzaron a escribir el nombre del fabricante y la fecha en este chip.

Registrar memoria

Memoria registrada Se trata de una memoria con registros que sirven como búfer entre el controlador de memoria y los chips del módulo. Los registros reducen la carga en el sistema de sincronización y le permiten agregar una gran cantidad de memoria (16 o 24 gigabytes) sin sobrecargar los circuitos del controlador.

Pero este esquema tiene un inconveniente: los registros introducen un retraso de 1 ciclo de reloj para cada operación, lo que significa que la memoria del registro es más lenta de lo habitual, en igualdad de condiciones. Es decir, al overclocker no le interesa (y es muy caro).

Ahora todo el mundo grita sobre el canal dual: ¿qué es?

Doble canal- doble canal, esto permite acceder a dos módulos simultáneamente. El doble canal no es un tipo de módulo, sino una función integrada en la placa base. Se puede utilizar con dos (preferiblemente) módulos idénticos. Se enciende automáticamente cuando hay 2 módulos.

Nota: Para activar esta función, es necesario instalar módulos en ranuras de diferentes colores.

Paridad y ECC

Memoria con paridad Esta es una memoria de verificación de paridad que puede detectar ciertos tipos de errores.

Memoria con ECC Esta es una memoria de corrección de errores que le permite encontrar y corregir el error de un bit en un byte. Utilizado principalmente en servidores.

Nota: Es más lento de lo habitual, no apto para personas amantes de la velocidad.

Espero que después de leer el artículo hayas comprendido los “conceptos oscuros” más populares.

Este es un módulo cuya función es almacenar datos y proporcionarlos a pedido a un dispositivo o programa; esencialmente es un intermediario entre el procesador y las unidades de disco. La RAM es un dispositivo volátil, es decir. sólo puede funcionar mientras se le suministre energía; si se apaga, se perderán todos los datos. Echemos un vistazo más de cerca a las características de este importante dispositivo, sin el cual su PC, teléfono inteligente, computadora portátil o tableta será un montón de hierro.

Tipos de RAM

La RAM viene en varios tipos, con características y arquitectura radicalmente diferentes.

– memoria de acceso aleatorio dinámica síncrona. Solía ser bastante popular y se utilizaba en casi todas las computadoras, gracias a la presencia de sincronización con el generador del sistema, lo que, a su vez, permitía al controlador determinar con mucha precisión el momento en que los datos estarían listos. Como resultado, el tiempo de retraso para los ciclos de espera se redujo significativamente debido a la disponibilidad de datos en cada tic del temporizador. Hoy ha sido reemplazada por tipos de memoria más modernos.

es una memoria dinámica sincronizada, se basa en el principio de acceso aleatorio y doble velocidad de intercambio de datos. Un módulo de este tipo tiene una serie de características positivas en relación con la SDRAM, la más importante de las cuales es que se realizan 2 operaciones en 1 ciclo del generador del sistema, es decir, a una frecuencia constante, el ancho de banda máximo aumenta 2 veces.

- este es el siguiente desarrollo, funciona de la misma manera que la RAM DDR, la característica distintiva de este modelo es la muestra de datos duplicada por reloj (4 bits en lugar de 2x). Además, la segunda generación se ha vuelto más eficiente energéticamente, la disipación de calor ha disminuido y las frecuencias han aumentado.

– una nueva generación de RAM, la característica distintiva más importante de DDR2 es el aumento de frecuencias y el menor consumo de energía. El diseño de las teclas también se ha cambiado por completo (ranuras especiales para un ajuste preciso en la ranura).

Hay modificaciones de DDR3 que se caracterizan por un consumo de energía aún menor: DDR3L y LPDDR3 (el voltaje en el primer modelo se reduce a 1,35 V y en el segundo a 1,2 V, mientras que para DDR3 simple es igual a 1,5 V).

SDRAM DDR4- la última generación de RAM. Se caracteriza por una tasa de intercambio de datos aumentada a 3,2 Gbit/s, una frecuencia aumentada a 4266 MHz y una estabilidad significativamente mejorada.

RIMM(RDRAM, Rambus DRAM): memoria basada en los mismos principios que DDR, pero con un mayor nivel de frecuencia de reloj, lo que se logró gracias a un ancho de bus más pequeño. Además, al abordar una celda, los números de fila y columna se transmiten simultáneamente.

El costo de RIMM era mucho mayor y el rendimiento era solo ligeramente superior al de DDR, como resultado, la RAM de este tipo no duró mucho en el mercado.

Elige el tipo de RAM no sólo en función del potencial y características de tu placa base, sino también teniendo en cuenta la compatibilidad con otros componentes del sistema.

Opciones para la disposición física de chips (embalaje)

Los chips de memoria instalados en los módulos RAM están ubicados en un lado (ubicación unilateral) o en ambos lados (doble cara). En la última versión, los módulos son bastante gruesos, lo que imposibilita su instalación en PC independientes.

El factor de forma es

Un estándar especialmente desarrollado que describe las dimensiones del módulo RAM, el número total y la ubicación de los contactos. Hay varios tipos de factores de forma:

SIMM (Módulo de memoria único en línea): 30 o 72 contactos de doble cara;

RIMM– factor de forma propietario de los módulos RIMM (RDRAM). 184, 168 o 242 contactos;

DIMM(Módulo de memoria dual en línea): 168, 184, 200 o 240 pads independientes ubicados en ambos lados del módulo.

DIMM FB(DIMM totalmente almacenado en búfer): exclusivamente módulos de servidor. Idéntico en formato a los DIMM con 240 pines, pero usando solo 96 debido a la interfaz en serie. Gracias al chip AMB (Advanced Memory Buffer) presente en cada módulo, se proporciona almacenamiento en búfer y conversión de alta velocidad de todas las señales, incluido el direccionamiento. El rendimiento y la escalabilidad también se han mejorado significativamente. Compatible sólo con memorias similares con buffer completo.

LRDIMM(Módulos de memoria duales en línea con carga reducida): exclusivamente módulos de servidor. Están equipados con un búfer iMB (Isolation Memory Buffer), que reduce la carga en el bus de memoria. Se utiliza para acelerar el funcionamiento de grandes cantidades de memoria.

SODIMM(Small Outline Dual In-Line Memory Module) es un subtipo de DIMM de menores dimensiones para instalación en dispositivos portátiles, principalmente portátiles. 144 y 200 contactos, en una versión más rara: 72 y 168.

MicroDIMM(Módulo de memoria micro dual en línea): un SODIMM aún más pequeño. Normalmente tiene 60 contactos. Las posibles implementaciones de pines son 144 SDRAM, 172 DDR y 214 DDR2.

Mención especial merece la memoria Low Profile: módulos creados específicamente para gabinetes de servidores bajos con una altura menor que los estándar.

El factor de forma es el principal parámetro de compatibilidad de la RAM con la placa base, ya que si no coincide, el módulo de memoria simplemente no se puede insertar en la ranura.

¿Qué es el SPD?

Cada tira de factor de forma DIMM tiene un pequeño chip SPD (Serial Presence Detect), que contiene datos sobre los parámetros de los chips físicos. Esta información es fundamental para un funcionamiento fluido y el BIOS la lee durante la fase de prueba para optimizar los parámetros de acceso a la RAM.

Ranuras para módulos de memoria y su número.

Un bloque de memoria de 64 bits de ancho (72 para módulos ECC) formado por N chips físicos. Cada módulo puede tener de 1 a 4 rangos, y las placas base también tienen su propia limitación en el número de rangos. Expliquemos: si no se pueden instalar más de 8 rangos en la placa base, esto significa que el número total de rangos del módulo RAM no puede exceder los 8, por ejemplo, en este caso, 8 de un solo rango o 4 de doble rango. Independientemente de si todavía quedan espacios libres, si se agota el límite de rango, será imposible instalar módulos adicionales.

Determinar el rango de una RAM específica es bastante sencillo. En Kingston, el número de rangos está determinado por una de las 3 letras en el centro de la lista de marcas: S es de rango único, D es de rango doble y Q es de cuatro rangos. Por ejemplo:

KVR1333D3L S 4R9S/4GEC
KVR1333D3L D 4R9S/8GEC
KVR1333D3L q 8R9S/8GEC

Otros fabricantes indican este parámetro como, por ejemplo, 2Rx8, que significa:

2R - módulo de dos rangos

x8 - ancho del bus de datos en cada chip

aquellos. El módulo 2Rx8 sin ECC tiene 16 chips físicos (64x2/8).

Tiempos y latencia

Cualquier operación realizada por el chip de memoria requiere una cierta cantidad de ciclos de bus del sistema. El número de ciclos de reloj necesarios para escribir y leer datos son tiempos.

La latencia, en resumen, el retraso en el acceso a las páginas de la memoria, también se mide en el número de ciclos y se registra mediante 3 parámetros numéricos: latencia CAS, retraso de RAS a CAS, tiempo de precarga de RAS. A veces se agrega un cuarto dígito: "DRAM Cycle Time Tras/Trc", que caracteriza el rendimiento general de todo el chip de memoria.

Latencia CAS o CAS(CL) – esperar desde el momento en que los datos fueron solicitados por el procesador hasta que comiencen a leerse desde la RAM. Una de las características más importantes que determinan la velocidad de la RAM. Un CL pequeño indica un alto rendimiento de RAM.

Retraso de RAS a CAS(tRCD): el retraso entre la transmisión de las señales RAS (Row Address Strobe) y CAS (Column Address Strobe), necesario para que el controlador de memoria pueda separar claramente estas señales. En pocas palabras, una solicitud de lectura de datos incluye los números de fila y columna de la página de memoria y estas señales deben ser claras; de lo contrario, se producirán múltiples errores de datos.

Tiempo de precarga RAS(tRP): determina el tiempo de retraso entre la desactivación de la línea de datos actual y la activación de una nueva. En otras palabras, el intervalo después del cual el controlador puede volver a enviar señales RAS y CAS.

Frecuencia de reloj, frecuencia de transmisión de datos (velocidad de datos)

Frecuencia de transmisión de datos (también conocida como velocidad de transmisión de datos): el número máximo posible de ciclos de transmisión de datos por segundo. Medido en gigatransferencias (GT/s) o megatransferencias (MT/s).

La frecuencia del reloj determina la frecuencia máxima del oscilador del sistema. Debemos recordar que DDR significa Double Data Rate, lo que significa duplicar la tasa de intercambio de datos con respecto al reloj. Así, por ejemplo, para el módulo DDD2-800 la frecuencia del reloj será 400.

Rendimiento (velocidad de datos máxima)

En una versión simplificada, se calcula multiplicando la frecuencia del bus del sistema por la cantidad de datos transferidos por ciclo de reloj.

La velocidad máxima es el producto de la frecuencia y el ancho del bus por el número de canales de memoria (B×R×K). El módulo de memoria se indica, por ejemplo, como PC3200, lo que obviamente significa que la velocidad máxima de transferencia de datos para este módulo es de 3200 MB/s.

Para un funcionamiento óptimo del sistema, el valor total del PSPD de las tarjetas de memoria no debe exceder el PS del bus del procesador, con la excepción del modo de doble canal, cuando las tarjetas ocuparán el bus a su vez.

¿Qué es la compatibilidad con ECC (código de corrección de errores)?

La memoria habilitada con ECC ayuda a detectar y corregir errores espontáneos durante la transferencia de datos. Físicamente, ECC se implementa como un chip de memoria adicional de 8 bits por cada 8 principales y es un "control de paridad" significativamente mejorado. La esencia de esta tecnología es rastrear un bit cambiado arbitrariamente durante el proceso de escritura/lectura de una palabra de máquina de 64 bits y luego corregirlo.

Memoria intermedia (registrada)

Se caracteriza por la presencia en el módulo RAM de registros especiales (búferes) que procesan señales de control y direccionamiento del controlador. A pesar de la latencia adicional introducida por el búfer, la memoria de registros todavía se usa ampliamente en sistemas profesionales debido a la carga reducida en el sistema de sincronización y a una confiabilidad significativamente mayor.

Hay que recordar que la memoria con y sin búfer son incompatibles y no pueden funcionar en el mismo dispositivo.

Módulo de memoria DDR de 184 pines

SDRAM DDR(de InglésDoble Datos Tasa Sincrónico Dinámica Aleatorio Acceso Memoria- memoria dinámica síncrona con acceso aleatorio y doble velocidad de transferencia de datos) - tipo RAM, utilizado en computadoras. Al utilizar DDR SDRAM se consigue el doble de velocidad de funcionamiento que en las convencionales SDRAM, debido a la lectura de comandos y datos no solo a lo largo del borde, como en SDRAM, sino también a lo largo del corte de la señal del reloj. Gracias a esto, la velocidad de transferencia de datos se duplica sin aumentar la frecuencia de la señal del reloj del bus de memoria. Por lo tanto, cuando DDR funciona a 100 MHz, obtendremos una frecuencia efectiva de 200 MHz (en comparación con el análogo SDR SDRAM). en la especificación JEDEC Hay una observación de que es incorrecto utilizar el término "MHz" en DDR; es correcto indicar la velocidad de "millones de transmisiones por segundo a través de una salida de datos".

El ancho del bus de memoria es de 64 bits, es decir, se transfieren simultáneamente 8 bytes a lo largo del bus en un ciclo de reloj. Como resultado, obtenemos la siguiente fórmula para calcular la velocidad de transferencia máxima para un tipo de memoria determinado: velocidad del reloj del bus de memoria incógnita 2 (transferencia de datos dos veces por reloj) x 8 (número de bytes transmitidos por ciclo de reloj). Por ejemplo, para garantizar la transferencia de datos dos veces por ciclo de reloj, se utiliza una arquitectura especial "2n Prefetch". El bus de datos interno tiene el doble de ancho que el externo. Al transmitir datos, la primera mitad del bus de datos se transmite primero en el flanco ascendente de la señal del reloj y luego la segunda mitad del bus de datos en el flanco descendente.

Además de la doble transferencia de datos, la SDRAM DDR tiene otras diferencias fundamentales con respecto a la SDRAM simple. Son principalmente tecnológicos. Por ejemplo, se agregó una señal QDS y está ubicada en la PCB junto con las líneas de datos. Se utiliza para la sincronización durante la transferencia de datos. Si se utilizan dos módulos de memoria, los datos de ellos llegan al controlador de memoria con una ligera diferencia debido a la diferente distancia. Surge un problema al elegir una señal de reloj para leerlos. El uso de QDS resuelve esto con éxito.

JEDEC establece estándares para las velocidades de DDR SDRAM, divididas en dos partes: la primera para los chips de memoria y la segunda para los módulos de memoria, que, de hecho, albergan los chips de memoria.

chips de memoria

Cada módulo DDR SDRAM contiene varios chips DDR SDRAM idénticos. Para módulos sin corrección de errores ( ECC) su número es múltiplo de 8, para módulos con ECC, múltiplo de 9.

Especificación del chip de memoria

DDR200: memoria DDR SDRAM que funciona a 100 MHz

DDR266: memoria DDR SDRAM que funciona a 133 MHz

DDR333: memoria DDR SDRAM que funciona a 166 MHz

DDR400: memoria DDR SDRAM que funciona a 200 MHz

DDR533: memoria DDR SDRAM que funciona a 266 MHz

DDR666: memoria DDR SDRAM que funciona a 333 MHz

DDR800: memoria DDR SDRAM que funciona a 400 MHz

Características del chip

Volumen de viruta ( densidad de memoria RAM). Se registra en megabits, por ejemplo 256 Mbit, un chip con una capacidad de 32 megabytes.

Organización ( organización DRAM). Está escrito como 64M x 4, donde 64M es el número de celdas de almacenamiento elemental (64 millones) y x4 (pronunciado “por cuatro”) es la capacidad en bits del chip, es decir, la capacidad en bits de cada celda. Los chips DDR vienen en x4 y x8, estos últimos son más económicos por megabyte de volumen, pero no permiten el uso de funciones chipkill , limpieza de memoria y.

SDDC de Intel

Módulos de memoria DIMM Los módulos DDR SDRAM se fabrican en el factor de forma. . Cada módulo contiene varios chips de memoria idénticos y un chip de configuración. SPD

. Los módulos de memoria registrados también contienen chips de registro que amortiguan y amplifican la señal en el bus; los módulos de memoria no registrados no los tienen.

Características del módulo

Volumen. Especificado en megabytes o gigabytes. Número de fichas (# de dispositivos DRAM ECC, para módulos con ECC: un múltiplo de 9. Los chips se pueden ubicar en uno o ambos lados del módulo. El número máximo que cabe en un DIMM es 36 (9x4).

Número de líneas (rangos) ( # de filas de DRAM (rangos)). Antes de acceder a una celda de memoria DDR, se debe activar la fila en la que se encuentra esta celda, y solo una fila puede estar activa en un módulo a la vez. Cuantas más líneas haya en un módulo, más a menudo tendrás que cerrar una línea y activar otra, lo que provocará retrasos adicionales. Por otro lado, el controlador de memoria de algunos conjuntos de chips tiene un límite en el número total de rangos en los módulos de memoria instalados. Por ejemplo, conjunto de chips Intel El E7520/E7320 está limitado a 8 rangos cuando usa la memoria PC2700. Para instalar en placa madre basado en él con 8 ranuras DIMM de memoria máxima (2 GB x 8 = 16 GB), solo se deben utilizar módulos de rango único. El número típico de rangos es 1, 2 o 4. El ancho de fila es igual al ancho del bus de memoria y es de 64 bits para memoria no ECC y 72 bits para memoria ECC.

Retrasos ( tiempos): Latencia CAS (CL), Tiempo de ciclo de reloj (tCK), Tiempo de ciclo de fila (tRC), Tiempo de ciclo de fila de actualización (tRFC), Tiempo de actividad de fila (tRAS).

Las características de los módulos y los chips que los componen están relacionadas.

El volumen del módulo es igual al producto del volumen de un chip por el número de chips. Cuando se utiliza ECC, este número se multiplica por un factor de 8/9, ya que hay un bit de redundancia de control de errores por byte. Por lo tanto, la misma capacidad del módulo de memoria se puede llenar con una gran cantidad (36) de chips pequeños o una pequeña cantidad (9) de chips más grandes.

La capacidad total del módulo es igual al producto de la capacidad de un chip por el número de chips y es igual al producto del número de filas por 64 (72) bits. Por lo tanto, aumentar el número de chips o utilizar chips x8 en lugar de x4 conduce a un aumento en el número de rangos de módulos.

Este ejemplo compara posibles diseños de un módulo de memoria de servidor de 1 GB. De las opciones presentadas, debería preferir la primera o la tercera, ya que utilizan chips x4 que admiten métodos avanzados de corrección de errores y protección contra fallas. Si necesita utilizar memoria de rango único, sólo queda disponible la tercera opción, pero dependiendo del coste actual de los chips de 256 Mbit y 512 Mbit, puede resultar más cara que la primera.

Especificación del módulo de memoria

Especificación del módulo de memoria
Especificación	Velocidad del reloj del bus de memoria	Ancho de banda de memoria máximo teórico
Especificación	Velocidad del reloj del bus de memoria	en modo de un solo canal	en modo de dos canales
PC1600* (DDR200)		1600 MB/seg.	3200 MB/seg.
PC2100* (DDR266)		2133 MB/s	4267 MB/seg
		2400 MB/seg.	4800 MB/seg.
PC2700* (DDR333)		2667 MB/seg	5333 MB/s
PC3200* (DDR400)		3200 MB/seg.	6400 MB/seg.
		3467 MB/seg	6933 MB/seg
		3733 MB/s	7467 MB/seg
		4000 MB/seg	8000 MB/seg
		4267 MB/seg	8533 MB/s

Nota 1: Los estándares marcados con un “*” están certificados oficialmente por JEDEC. Los tipos de memoria restantes no cuentan con la certificación JEDEC, aunque fueron producidas por muchos fabricantes de memorias, y la mayoría de las producidas recientemente. placas base soportaba estos tipos de memoria.

Nota 2: se produjeron módulos de memoria que funcionaban a frecuencias más altas (hasta 350 MHz, DDR700), pero estos módulos no tenían una gran demanda y se producían en pequeños volúmenes, además, tenían un precio elevado;

JEDEC también estandariza los tamaños de los módulos.

Cabe señalar que no existe diferencia en la arquitectura de DDR SDRAM con diferentes frecuencias, por ejemplo, entre PC1600 (que funciona a 100 MHz) y PC2100 (que funciona a 133 MHz). El estándar simplemente dice a qué frecuencia garantizada funciona este módulo. En consecuencia, cualquier módulo se puede ejecutar a una frecuencia de reloj más baja (esta acción se llama " subclocking" - "underclocking"), y a una frecuencia más alta en comparación con aquella a la que opera este módulo de memoria ( overclocking- overclocking).

Los módulos de memoria DDR SDRAM se pueden distinguir de la SDRAM normal por el número de pines (184 pines para los módulos DDR frente a 168 pines para los módulos con SDRAM normal) y por la clave (recortes en el área del pad): la SDRAM tiene dos, la DDR tiene una. Según JEDEC, los módulos DDR400 funcionan con un voltaje de alimentación de 2,6 V, y todos los más lentos funcionan con un voltaje de 2,5 V. Algunos módulos de alta velocidad funcionan con voltajes más altos, hasta 2,9 V, para lograr altas frecuencias.

Los conjuntos de chips más recientes con soporte DDR permitieron el uso de módulos DDR SDRAM en dos canales y algunos conjuntos de chips en modo de cuatro canales. Este método le permite aumentar el ancho de banda teórico del bus de memoria 2 o 4 veces, respectivamente. Para operar la memoria en modo de doble canal, se requieren 2 (o 4) módulos de memoria, se recomienda utilizar módulos que funcionen a la misma frecuencia y que tengan el mismo volumen y; tiempos(Es incluso mejor utilizar módulos absolutamente idénticos).

Hoy en día los módulos DDR prácticamente son sustituidos por módulos tipo DDR2 Y DDR3, que, como resultado de algunos cambios en la arquitectura, permiten obtener un mayor ancho de banda del subsistema de memoria. Anteriormente, el principal competidor de DDR SDRAM era la memoria como RDRAM(Rambú), sin embargo, debido a la presencia de algunas deficiencias, con el tiempo prácticamente fue expulsado del mercado.

Sitio web oficial de JEDEC(Inglés)

Descripción e ilustración de casi todos los parámetros de la memoria DDR.(Ruso)

Resumen del informe de prueba de la lista de memoria de la placa de servidor Intel® SE7501CW2 (PDF, 246 834 bytes)(inglés): una pequeña lista de posibles configuraciones del módulo de memoria.

Página de literatura de Kingston(inglés): varios documentos de referencia que describen la organización de los módulos de memoria.

¿Cómo funciona la memoria dinámica (DRAM)?

Este artículo proporciona una breve descripción de DDR SDRAM basada en la especificación oficial. Se describen e ilustran casi todos los parámetros de la memoria que afectan el rendimiento. El parámetro tRAS se analiza con más detalle. Esta es una información bastante básica que todo overclocker que se precie debería conocer.

Empecemos desde el principio, con los conceptos básicos de cómo funciona la memoria dinámica. Por supuesto, dicha información no está en las especificaciones, pero será útil recordársela. El medio de almacenamiento en la memoria dinámica es un condensador o condensador eléctrico. Las celdas de memoria basadas en un condensador se combinan en una matriz. Para leer información de una celda, se envía una señal de dirección a la fila correspondiente (Fila en inglés). Los datos se leen de la columna correspondiente (Column en inglés) del array. Para "traducir" la señal analógica de la capacitancia eléctrica, se utilizan amplificadores especiales. Además, existen circuitos especiales para recargar condensadores y registrar datos. Por lo general, en los diagramas de bloques, todos estos se combinan y se etiquetan como "Amplificadores de detección".

Al leer información, se producen las siguientes operaciones:

Se envía una señal de dirección a la línea correspondiente. Los datos de toda la línea van a los amplificadores y después de un tiempo se pueden leer. Esta operación se llama activación de fila (en inglés Activate).

Los datos se leen de la columna correspondiente. Para hacer esto, se emite un comando de lectura (en inglés Read). Los datos aparecen en la salida con cierto retraso. La memoria moderna utiliza la lectura de un paquete de datos (en inglés Burst), que son varios datos ubicados secuencialmente.

Normalmente el tamaño del paquete es 8.

Dado que durante la lectura se pierde la carga de las capacidades de las celdas de memoria, estas capacidades se recargan o se cierra la línea (Precharge en inglés). Después de cerrar una línea, es imposible seguir leyendo los datos sin reactivación.

Con el tiempo, los condensadores de las celdas se descargan y es necesario recargarlos.

La operación de recarga se llama regeneración (en inglés Refresh) y se realiza cada 64 ms para cada fila del conjunto de memoria.

Al escribir datos, todo sucede exactamente igual, solo la lectura cambia a escritura, y cuando se cierra la línea, se produce la escritura directa en la matriz de memoria.

Una celda de memoria sólo puede almacenar un bit de información. Para almacenar un byte se utilizan 8 celdas de memoria elemental. Sin embargo, su dirección es idéntica y están organizados mediante un bus de datos de 8 líneas de ancho. Estas células combinadas forman una palabra. Normalmente los chips de memoria tienen un tamaño de palabra de 4, 8, 16 bits. El ancho del bus de datos es 4, 8, 16 líneas (o 4, 8, 16 bits). Un módulo de memoria DIMM simple tiene un ancho de bus de datos de 64 líneas.

Bancos de memoria.

Son posibles diversas disposiciones para el uso de los bancos. En este caso, la traducción de la dirección de memoria utilizada por el procesador a una secuencia se realiza de diferentes maneras: número de banco, número de fila de la matriz de memoria, número de columna de la matriz de memoria. En el caso más sencillo, los bancos de memoria son secuenciales. En consecuencia, los beneficios de tener varios bancos sólo se darán si los accesos a la memoria están ampliamente espaciados en el espacio de direcciones. Normalmente, los programas se ejecutan con una pequeña huella de memoria local y no experimentarán ninguna aceleración. Es posible la organización con alternancia de bancos (en inglés Interleaving). Primero viene la línea del primer banco, luego la segunda, luego nuevamente la primera, y así sucesivamente hasta el final de la memoria. La probabilidad de que se utilicen áreas de memoria que pertenecen a diferentes bancos aumenta significativamente. Pero siempre son posibles casos "inconvenientes" cuando las áreas de la memoria de trabajo están dispersas de modo que pertenecen al mismo banco. Sin embargo, tener varios bancos mejora el rendimiento. Cuantos más bancos, mejor. La especificación establece claramente que DDR SDRAM tiene 4 bancos de memoria.

Cómo funciona DDR.

La abreviatura DDR significa Double Data Rate o doble velocidad de transferencia de datos. El número que sigue a "DDR" indica la velocidad de transferencia de datos. Por ejemplo, DDR 400 tiene una velocidad de transferencia de 400 MHz. Sin embargo, utilizar el término "MHz" es incorrecto. Es correcto especificar la velocidad en "millones de transmisiones por segundo por salida de datos". Esta nota está en la especificación. La memoria DDR 400 funciona a 200 MHz, o al doble de la velocidad de datos (o más bien, la velocidad de datos es el doble de la velocidad del reloj). Todas las señales de control están sincronizadas a una frecuencia de 200 MHz. Dentro del chip, todo funciona de forma clásica en el borde de ataque de las señales del generador de reloj con una frecuencia de 200 MHz (aunque hay una excepción). La frecuencia oficial de DDR333 es 167,0 MHz.

Para garantizar la transferencia de datos dos veces por ciclo de reloj, se utiliza una arquitectura especial "2n Prefetch". El bus de datos interno tiene el doble de ancho que el externo. Al transmitir datos, la primera mitad del bus de datos se transmite primero en el flanco ascendente de la señal del reloj y luego la segunda mitad del bus de datos en el flanco descendente.

Para permitir el funcionamiento a altas frecuencias, en lugar de una señal de reloj, se utilizan dos (reloj diferencial). La señal de reloj adicional se invierte con respecto a la principal. Por lo tanto, de hecho, la sincronización no ocurre en el flanco descendente. La documentación dice que la sincronización se produce cuando estas dos señales de reloj se cruzan. Pero hasta donde tengo entendido, en lugar de cruzar, simplemente se usa el flanco ascendente de la señal de reloj adicional. Aunque esto es sólo una suposición.

Además de transmitir dos datos por ciclo de reloj, la SDRAM DDR tiene otras diferencias fundamentales con respecto a la memoria SDRAM simple. Son principalmente tecnológicos. Por ejemplo, se agregó una señal QDS y está ubicada en la PCB junto con las líneas de datos. Se utiliza para sincronizar la transferencia de datos. Si se utilizan dos módulos de memoria, los datos de ellos llegan al controlador de memoria con una ligera diferencia debido a la diferente distancia. Surge un problema al elegir una señal de reloj para leerlos. El uso de QDS resuelve esto con éxito.

Se pueden decir algunas palabras sobre el estándar DDR2. Al igual que con la memoria DDR normal, el número después de "DDR2" indica la velocidad de transferencia de datos. Por tanto, DDR2 400 y DDR 400 tienen exactamente la misma velocidad de transferencia de datos. La matriz de memoria DDR2 funciona a una frecuencia 4 veces menor que la velocidad de transferencia (o más bien, la velocidad de transferencia de datos es 4 veces la frecuencia de la matriz). Para garantizar la transferencia de datos 4 veces por ciclo de reloj, se utiliza la arquitectura "4n Prefetch". En este caso, el bus de datos interno es 4 veces más ancho que el bus externo. Sin embargo, toda la lógica de control de E/S funciona a una frecuencia 2 veces menor que la velocidad de transferencia, es decir, 200 MHz para DDR2 400. Sólo esta frecuencia se suministra directamente al chip de memoria.

La organización interna de DDR2 sigue siendo prácticamente la misma, pero hay algunos cambios. La latencia de lectura (CL - Latencia CAS) ya no puede ser fraccionaria. Esto se hace para simplificar la lógica interna. La latencia de escritura se ha cambiado de un ciclo de reloj fijo de 1 a RL-1, donde RL (Latencia de lectura) es la latencia de lectura teniendo en cuenta la latencia adicional (AL - Latencia aditiva) o en otras palabras, RL=AL+CL. El retraso de grabación llegó a ser de al menos 2 ciclos de reloj (CL=3, AL=0). Esto se hace para reducir las brechas de transmisión debido a diferentes retrasos de lectura y escritura y, en consecuencia, para utilizar mejor el bus de datos.

Se ha agregado la capacidad de diferir la ejecución de comandos usando latencia aditiva (AL - Additive Latency). Esto no provoca interrupciones en la transmisión de datos en caso de situaciones de conflicto en la línea de comando. Por ejemplo, cuando es necesario emitir un comando de lectura y un comando de activación para una fila de otro banco de memoria, sólo se emite un comando, aunque la memoria puede “procesar” dos comandos simultáneamente. El uso de AL le permite evitar este tipo de situaciones. Por un lado, AL reduce los retrasos en la obtención de información al acceder a diferentes filas de la matriz de memoria y permite que el bus de datos esté más cargado cuando se trabaja con varios bancos de memoria. Por otro lado, cuando se trabaja con datos que están dentro de una fila, los retrasos aumentan. Para mejorar el rendimiento en DDR2, el número de bancos de memoria se aumentó de 4 a 8, aunque sólo para chips con una capacidad de 1 Gbit y superior, y con algunas restricciones. El principal impacto negativo en la velocidad de funcionamiento lo ejerce la matriz de memoria, que funciona a una frecuencia 2 veces menor que la matriz DDR y tiene grandes latencias internas. No fue posible averiguar las razones exactas del aumento de los retrasos. Esta información es “interna” para los fabricantes de memorias.

En resumen, podemos decir que con la misma calificación, las memorias DDR2 y DDR tienen la misma velocidad de transferencia de datos. La principal ventaja de DDR2 es la capacidad de funcionar a frecuencias significativamente más altas. Cada vez están disponibles velocidades de transferencia de datos más altas. La matriz de memoria DDR2 es 2 veces más lenta que la matriz DDR y tiene mayor latencia. Además, los cambios en el protocolo de trabajo también aumentaron los retrasos en promedio.

Protocolos para trabajar con DDR SDRAM.

La “comunicación” del sistema con la memoria se produce mediante la transmisión de señales a lo largo de líneas de entrada/salida. Utilizando estas señales, se dan comandos, se transmiten y leen datos. La forma y los retrasos entre estas señales se describen estrictamente en la especificación. Para comprender los parámetros de la memoria y cómo funciona el sistema con ella, podemos limitarnos a una representación simplificada del protocolo de funcionamiento. A continuación se muestran diagramas de las principales operaciones.

El diagrama muestra claramente que los datos comienzan a llegar a la salida solo después de los ciclos de reloj tRCD+CL después del inicio de una única operación de lectura. En otras palabras, tRCD y CL tienen el mismo significado. Sin embargo, si ejecuta pruebas regulares de latencia de memoria (ScienceMark 2.0, CPU-Z 1.20a, CacheMem 2.6), CL influirá más en los resultados. Esto se debe a que las pruebas no miden el tiempo de lectura aleatoria aleatoria, sino de lectura secuencial con un determinado paso. En este caso, ocurren varias lecturas dentro de la línea activa. El tamaño de la fila de la matriz de memoria puede variar de 512 celdas a 4096 celdas. En consecuencia, tRCD afecta los resultados con menos frecuencia, solo cuando la línea está activada, y CL afecta los resultados con cada lectura.

La investigación realizada en el artículo " " mostró que en aplicaciones reales, cambiar tRCD en 1 tiene un significado ligeramente mayor que cambiar CL en 0,5. Otro punto interesante en el diagrama es emitir un comando para cerrar una línea cuando la transferencia de datos no ha finalizado. Es decir, la línea puede cerrarse, pero los datos aún se transmitirán.

Aquí está la definición de algunos parámetros de memoria ilustrados en el diagrama. Se proporcionan nombres de parámetros abreviados y ampliados (no descifrados), tal como se indican en la especificación. Los valores de los parámetros se especifican en términos absolutos en nanosegundos o en ciclos (ciclos) del generador de reloj.

tRCD(Retraso ACTIVO para LEER o ESCRIBIR): el tiempo necesario para activar una línea de un banco de memoria o el tiempo mínimo entre el comando de activación y el comando de lectura/escritura.

C.L.(Latencia CAS): tiempo entre el comando de lectura y el inicio de la transferencia de datos.

tRAS(ACTIVO al comando PRECARGA) – el tiempo necesario para acumular el cargo por la operación de cierre de una línea bancaria o el tiempo mínimo entre el comando de activación y el comando de cierre (para el mismo banco).

tRP(Periodo del comando PRECARGA) – el tiempo necesario para cerrar una línea de un banco de memoria o el tiempo mínimo entre el comando de cierre y la reactivación (para el mismo banco).

A lo largo del camino, puede dar un par de definiciones más de parámetros que no se muestran en el diagrama.

tRRD(Comando banco ACTIVO A a banco ACTIVO B) – tiempo mínimo entre comandos de activación para diferentes bancos.

tRC(Período de comando de ACTIVO a ACTIVO/Actualización automática): el tiempo mínimo entre comandos de activación del mismo banco. En realidad, esta vez consta de tRAS+tRP.

Al leer de forma secuencial, el siguiente comando se emite cuando los datos del anterior aún no han terminado de transmitirse. Esto es canalización. En este caso, CL no tiene absolutamente ningún efecto sobre el ancho de banda de la memoria. Si la captación previa de datos por parte del controlador de memoria está bien organizada, CL tiene muy poco impacto en el rendimiento.

twr(Tiempo de recuperación de escritura): el tiempo mínimo entre el final de la transferencia de datos durante la escritura (en un flanco ascendente) y el comando para cerrar una línea del banco de memoria (para el mismo banco).

Como puede ver, en el caso de una operación de lectura y escritura, la canalización no funciona. Resulta ser un salto inútil de 1 compás.

Durante una operación de escritura y lectura, la canalización tampoco funciona. El salto es igual a los ciclos de reloj tWTR+CL.

tWTR(Retraso interno del comando de escritura para lectura): el tiempo mínimo entre el final de la transferencia de datos al escribir (en un flanco ascendente) y el comando de lectura (para cualquier banco de memoria).

En realidad, todos estos son parámetros de memoria que afectan el rendimiento, a excepción de los parámetros relacionados con la regeneración. Se pueden decir algunas palabras sobre los mejores valores de los parámetros de memoria. Todos los parámetros excepto CL definen un tiempo mínimo. El parámetro CL está rígidamente fijado y programado en el chip de memoria durante la inicialización (por cierto, esto explica la imposibilidad de cambiar CL en las placas nForce2 sin reiniciar, mientras que tRAS y otros parámetros se pueden cambiar). Para cualquier parámetro, un valor más bajo proporciona una velocidad más alta. El impacto en el rendimiento de algunos parámetros se detalla en el artículo " Dependencia del rendimiento de la frecuencia del bus y los parámetros de memoria en ASUS A7N8X-X (nForce2 400)".

Chips de memoria, módulos de memoria.

El término DDR SDRAM se refiere a los chips o chips de memoria reales. En las computadoras modernas comunes, los DIMM (módulos de memoria dual en línea) se utilizan como memoria principal. Un módulo de memoria es un "conjunto" en una placa de circuito impreso que consta de varios chips de memoria. Además, el módulo contiene una pequeña memoria no volátil para almacenar información de configuración (SPD). Este es un chip pequeño con una pequeña cantidad de pines. En el caso de los módulos con buffer, existen chips de buffer.

Memoria de acceso aleatorio dinámica síncrona de doble velocidad de datos - memoria dinámica síncrona con acceso aleatorio y doble velocidad de transferencia de datos) - un tipo de memoria de computadora utilizada en informática como RAM y memoria de video. Reemplazó la memoria tipo SDRAM.

Cuando se utiliza DDR SDRAM, se logra el doble de velocidad de funcionamiento que en SDRAM, debido a la lectura de comandos y datos no solo en el borde, como en SDRAM, sino también en la caída de la señal del reloj. Esto duplica la velocidad de transferencia de datos sin aumentar la frecuencia del reloj del bus de memoria. Así, cuando DDR funciona a una frecuencia de 100 MHz, obtendremos una frecuencia efectiva de 200 MHz (en comparación con la SDR SDRAM analógica). La especificación JEDEC señala que es incorrecto utilizar el término "MHz" en DDR; la velocidad correcta es "millones de transferencias por segundo por pin de datos".

El modo de funcionamiento específico de los módulos de memoria es el modo de doble canal.

Descripción

Los chips de memoria DDR SDRAM se producen en paquetes TSOP y (posteriormente masterizados) paquetes BGA (FBGA), fabricados de acuerdo con estándares de proceso de 0,13 y 0,09 micrones:

Tensión de alimentación IC: 2,6 V +/- 0,1 V
Consumo de energía: 527 mW
Interfaz de E/S: SSTL_2

El ancho del bus de memoria es de 64 bits, es decir, se transfieren simultáneamente 8 bytes a lo largo del bus en un ciclo de reloj. Como resultado, obtenemos la siguiente fórmula para calcular la tasa de transferencia máxima para un tipo de memoria determinado: ( velocidad del reloj del bus de memoria) x 2 (transferencia de datos dos veces por reloj) x 8 (número de bytes transmitidos por ciclo de reloj). Por ejemplo, para garantizar la transferencia de datos dos veces por ciclo de reloj, se utiliza una arquitectura especial "2n Prefetch". El bus de datos interno tiene el doble de ancho que el externo. Al transmitir datos, la primera mitad del bus de datos se transmite primero en el flanco ascendente de la señal del reloj y luego la segunda mitad del bus de datos en el flanco descendente.

Además de la doble transferencia de datos, la SDRAM DDR tiene otras diferencias fundamentales con respecto a la SDRAM simple. Básicamente, son tecnológicos. Por ejemplo, se agregó una señal QDS y está ubicada en la PCB junto con las líneas de datos. Se utiliza para sincronizar la transferencia de datos. Si se utilizan dos módulos de memoria, los datos de ellos llegan al controlador de memoria con una ligera diferencia debido a la diferente distancia. Surge un problema al elegir una señal de reloj para leerlos, y el uso de QDS lo resuelve con éxito.

chips de memoria

Cada módulo DDR SDRAM contiene varios chips DDR SDRAM idénticos. Para módulos sin corrección de errores (ECC) su número es múltiplo de 4, para módulos con ECC la fórmula es 4+1.

Especificación del chip de memoria

DDR200: Memoria tipo DDR SDRAM que funciona a 100 MHz
DDR266: Memoria tipo DDR SDRAM que funciona a 133 MHz
DDR333: Memoria tipo DDR SDRAM que funciona a 166 MHz
DDR400: Memoria tipo DDR SDRAM que funciona a 200 MHz

Características del chip

Capacidad de chips ( densidad de memoria RAM). Grabado en megabits, por ejemplo, 256 Mbit, un chip con una capacidad de 32 megabytes.
Organización ( organización DRAM). Está escrito como 64M x 4, donde 64M es el número de celdas de almacenamiento elemental (64 millones) y x4 (pronunciado “por cuatro”) es la capacidad en bits del chip, es decir, la capacidad en bits de cada celda. Los chips DDR vienen en x4 y x8, estos últimos son más baratos por megabyte de capacidad, pero no permiten el uso de Chipkill, limpieza de memoria y funciones Intel SDDC.

Módulos de memoria

Los módulos DDR SDRAM se fabrican en formato DIMM. Cada módulo contiene varios chips de memoria idénticos y un chip de configuración SPD. Los módulos de memoria registrados también contienen chips de registro que amortiguan y amplifican la señal en el bus; los módulos de memoria no registrados no los tienen.

Características del módulo

Volumen. Especificado en megabytes o gigabytes.
Número de fichas ( Número de fichas (). Se puede ubicar un múltiplo de 8 para módulos sin ECC, un múltiplo de 9 para módulos con chips ECC en uno o ambos lados del módulo. El número máximo que cabe en un DIMM es 36 (9x4).
Número de filas (rangos) ( # de filas de DRAM (rangos)).

Los chips, como se desprende de sus características, disponen de un bus de datos de 4 u 8 bits. Para proporcionar un mayor ancho de banda (por ejemplo, DIMM requiere 64 bits y 72 bits para la memoria ECC), los chips están vinculados en filas. El rango de memoria tiene un bus de direcciones común y líneas de datos complementarias. Un módulo puede acomodar varios rangos. Pero si necesita más memoria, puede agregar más rangos instalando varios módulos en una placa y usando el mismo principio: todos los rangos se encuentran en el mismo bus, solo los chips seleccionados son diferentes: cada uno tiene el suyo. Una gran cantidad de filas carga eléctricamente el bus, o más precisamente el controlador y los chips de memoria, y ralentiza su funcionamiento. De ahí que comenzaron a utilizar una arquitectura multicanal, que también permite el acceso independiente a varios módulos.

Retrasos (tiempos): Latencia CAS (CL), Tiempo de ciclo de reloj (tCK), Tiempo de ciclo de fila (tRC), Tiempo de ciclo de fila de actualización (tRFC), Tiempo activo de fila (tRAS).

Las características de los módulos y los chips que los componen están relacionadas.

El volumen del módulo es igual al producto del volumen de un chip por el número de chips. Cuando se utiliza ECC, este número se multiplica por un factor de 9/8, ya que hay un bit de redundancia de control de errores por byte. Por lo tanto, la misma capacidad del módulo de memoria se puede llenar con una gran cantidad (36) de chips pequeños o una pequeña cantidad (9) de chips más grandes.

Este ejemplo compara posibles diseños de un módulo de memoria de servidor de 1 GB. De las opciones presentadas, debería preferir la primera o la tercera, ya que utilizan chips x4 que admiten métodos avanzados de corrección de errores y protección contra fallas. Si necesita utilizar memoria peer-to-peer, sólo queda disponible la tercera opción, pero dependiendo del coste actual de los chips de 256 Mbit y 512 Mbit, puede resultar más cara que la primera.

Especificación del módulo de memoria

Especificación del módulo de memoria

Especificación	Velocidad del reloj del bus de memoria	Ancho de banda de memoria máximo teórico
Especificación	Velocidad del reloj del bus de memoria	en modo de un solo canal	en modo de dos canales
PC1600* (DDR200)	100MHz	1600 MB/seg.	3200 MB/seg.
PC2100* (DDR266)	133MHz	2133 MB/s	4267 MB/seg
PC2400 (DDR300)	150 megaciclos	2400 MB/seg.	4800 MB/seg.
PC2700* (DDR333)	166MHz	2667 MB/seg	5333 MB/s
PC3200* (DDR400)	200MHz	3200 MB/seg.	6400 MB/seg.
PC3500 (DDR433)	217MHz	3467 MB/seg	6933 MB/seg
PC3700 (DDR466)	233MHz	3733 MB/s	7467 MB/seg
PC4000 (DDR500)	250MHz	4000 MB/seg	8000 MB/seg
PC4200 (DDR533)	267MHz	4267 MB/seg	8533 MB/s

Nota 1: Los estándares marcados con un “*” están certificados oficialmente por JEDEC. Los tipos de memoria restantes no están certificados por JEDEC, aunque muchos fabricantes de memoria los produjeron y las placas base lanzadas más recientemente admitían estos tipos de memoria.

Nota 2: Se produjeron módulos de memoria que funcionaban a frecuencias más altas (hasta 350 MHz, DDR700), pero estos módulos no tenían una gran demanda y se producían en pequeños volúmenes, además, tenían un precio elevado;

JEDEC también estandariza los tamaños de los módulos.

La mayoría de los conjuntos de chips más recientes con soporte DDR permitían el uso de módulos DDR SDRAM en modo de doble canal y algunos conjuntos de chips en modo de cuatro canales. Este método le permite aumentar el ancho de banda teórico del bus de memoria 2 o 4 veces, respectivamente. Para que la memoria funcione en modo de doble canal, se requieren 2 (o 4) módulos de memoria; se recomienda utilizar módulos que funcionen a la misma frecuencia y que tengan la misma capacidad y tiempos (mejor aún, utilizar módulos absolutamente idénticos).

Ahora los módulos DDR han sido prácticamente reemplazados por módulos del tipo DDR2 y DDR3, que, como resultado de algunos cambios en la arquitectura, permiten obtener un mayor ancho de banda del subsistema de memoria. Anteriormente, el principal competidor de DDR SDRAM era la memoria tipo RDRAM (Rambus), pero debido a la presencia de algunas deficiencias, con el tiempo prácticamente fue expulsada del mercado.

Notas

Literatura

V. Solomenchuk, P. Solomenchuk Hardware de PC. - 2008. - ISBN 978-5-94157-711-8

Guk M. Yu. Hardware de PC IBM. Enciclopedia. - Pedro, 2006. - 1072 p.

Kopeikin M. V., Spiridonov V. V., Shumova E. O. Organización de ordenadores y sistemas. (Memoria del ordenador): Libro de texto. Beneficio. - San Petersburgo, 20064. - 153 p.

Campo de golf

Descripción e ilustración de casi todos los parámetros de la memoria DDR (ruso)
Resumen del informe de prueba de la lista de memoria de la placa de servidor Intel® SE7501CW2 (PDF, 246,834 bytes) (inglés): una pequeña lista de posibles configuraciones de módulos de memoria.
Página de literatura de Kingston: varios documentos de referencia que describen la organización de los módulos de memoria.

Tipos de memoria dinámica de acceso aleatorio (DRAM)
Asincrónico	FPM de RAM · RAM EDO
Sincrónico

Hay varios tipos comunes de módulos de memoria que se utilizan en las computadoras modernas y en las computadoras que se lanzaron hace unos años pero que aún funcionan en hogares y oficinas.
Para muchos usuarios, distinguirlos tanto en apariencia como en rendimiento es un gran problema.
En este artículo veremos las características principales de los diferentes módulos de memoria.

FPM

FPM (Modo de página rápida) es un tipo de memoria dinámica.
Su nombre corresponde al principio de funcionamiento, ya que el módulo permite un acceso más rápido a los datos que se encuentran en la misma página que los datos transferidos durante el ciclo anterior.
Estos módulos se utilizaron en la mayoría de las computadoras basadas en 486 y en los primeros sistemas basados en Pentium alrededor de 1995.

EDO

Los módulos EDO (Extended Data Out) aparecieron en 1995 como un nuevo tipo de memoria para ordenadores con procesadores Pentium.
Esta es una versión modificada de FPM.
A diferencia de sus predecesores, EDO comienza a buscar el siguiente bloque de memoria al mismo tiempo que envía el bloque anterior a la CPU.

SDRAM

SDRAM (Synchronous DRAM) es un tipo de memoria de acceso aleatorio que funciona tan rápido que se puede sincronizar con la frecuencia del procesador, excluyendo los modos de espera.
Los microcircuitos se dividen en dos bloques de celdas, de modo que mientras se accede a un bit en un bloque, se realizan los preparativos para acceder a un bit en otro bloque.

Si el tiempo para acceder a la primera información fue de 60 ns, todos los intervalos posteriores se redujeron a 10 ns.
A partir de 1996, la mayoría de los chipsets Intel comenzaron a admitir este tipo de módulo de memoria, lo que lo hizo muy popular hasta 2001.

La SDRAM puede funcionar a 133 MHz, que es casi tres veces más rápida que FPM y dos veces más rápida que EDO.
La mayoría de las computadoras con procesadores Pentium y Celeron lanzadas en 1999 usaban este tipo de memoria.

DDR

DDR (Double Data Rate) fue un desarrollo de SDRAM.
Este tipo de módulo de memoria apareció por primera vez en el mercado en 2001.
La principal diferencia entre DDR y SDRAM es que en lugar de duplicar la velocidad del reloj para acelerar las cosas, estos módulos transfieren datos dos veces por ciclo de reloj.
Ahora bien, este es el estándar de memoria principal, pero ya está empezando a dar paso a DDR2.

DDR2

DDR2 (Double Data Rate 2) es una variante más nueva de DDR que, en teoría, debería ser dos veces más rápida.
La memoria DDR2 apareció por primera vez en 2003 y los chipsets que la soportan aparecieron a mediados de 2004.

Esta memoria, al igual que DDR, transfiere dos conjuntos de datos por ciclo de reloj.
La principal diferencia entre DDR2 y DDR es la capacidad de funcionar a velocidades de reloj significativamente más altas, gracias a mejoras en el diseño.
Pero el esquema operativo modificado, que permite alcanzar altas frecuencias de reloj, al mismo tiempo aumenta los retrasos al trabajar con la memoria.

DDR3

DDR3 SDRAM (memoria de acceso aleatorio dinámica síncrona de doble velocidad de datos, tercera generación) es un tipo de memoria de acceso aleatorio utilizada en informática como RAM y memoria de vídeo.
Reemplazó la memoria SDRAM DDR2.

DDR3 tiene una reducción del 40% en el consumo de energía en comparación con los módulos DDR2, lo que se debe al menor voltaje de alimentación de las celdas de memoria (1,5 V, en comparación con 1,8 V para DDR2 y 2,5 V para DDR).
La reducción del voltaje de suministro se logra mediante el uso de una tecnología de proceso de 90 nm (inicialmente, luego 65, 50, 40 nm) en la producción de microcircuitos y el uso de transistores de doble puerta (que ayudan a reducir las corrientes de fuga). .

Los DIMM con memoria DDR3 no son mecánicamente compatibles con los mismos módulos de memoria DDR2 (la clave está ubicada en una ubicación diferente), por lo que DDR2 no se puede instalar en ranuras DDR3 (esto se hace para evitar la instalación errónea de algunos módulos en lugar de otros; estos Los tipos de memoria no son los mismos según los parámetros eléctricos).

RAMBUS (RIMM)

RAMBUS (RIMM) es un tipo de memoria que apareció en el mercado en 1999.
Se basa en la DRAM tradicional, pero con una arquitectura radicalmente cambiada.
El diseño RAMBUS hace que el acceso a la memoria sea más inteligente, permitiendo el acceso previo a los datos mientras descarga ligeramente la CPU.

La idea básica utilizada en estos módulos de memoria es recibir datos en pequeñas ráfagas pero a una velocidad de reloj muy alta.
Por ejemplo, SDRAM puede transferir 64 bits de información a 100 MHz y RAMBUS puede transferir 16 bits a 800 MHz.
Estos módulos no tuvieron éxito porque Intel tuvo muchos problemas con su implementación.
Los módulos RDRAM aparecieron en las consolas de juegos Sony Playstation 2 y Nintendo 64.