Статическая и динамическая оперативная память. Принцип однородности памяти. Статические оперативные запоминающие устройства - ОЗУ (RAM)

Статическая память

Статическая память (SRAM ) обычно применяется в качестве кэш-памяти второго уровня (L2) для кэширования основного объема ОЗУ. Статическая память выполняется обычно на основе ТТЛ-, КМОП- или БиКМОП-микросхем и по способу доступа к данным может быть как асинхронной , так и синхронной . Асинхронным называется доступ к данным, который можно осуществлять в произвольный момент времени. Асинхронная SRAM применялась на материнских платах для третьего - пятого поколений процессоров. Время доступа к ячейкам такой памяти составляло от 15 нс (33 МГц) до 8 нс (66 МГц).

Синхронная память обеспечивает доступ к данным не в произвольные моменты времени, а одновременно (синхронно) с тактовыми импульсами. В промежутках между ними память может готовить для доступа следующую порцию данных. В большинстве материнских плат пятого поколения используется разновидность синхронной памяти - синхронно-конвейерная SRAM (Pipelined Burst SRAM), для которой типичное время одиночной операции чтения/записи составляет 3 такта, а групповая операция занимает 3-1 - 1 - 1 такта при первом обращении и 1 - 1 - 1 - 1 при последующих обращениях, что обеспечивает ускорение доступа более чем на 25 %.

SRAM в качестве элементарной ячейки использует так называемый статический триггер (схема которого состоит из нескольких транзисторов). Статический тип памяти обладает более высоким быстродействием и используется, например, для организации кэш-памяти.

Async SRAM (Асинхронная статическая память). Это кэш-память, которая используется в течение многих лет с тех пор, как появился первый 386-й компьютер с кэш-памятью второго уровня. Обращение к ней осуществляется быстрее, чем к DRAM, и может, в зависимости от скорости процессора, использовать варианты с 20-, 15- или 10-нс доступом (чем меньше время обращения к данным, тем быстрее память и тем короче может быть пакетный доступ к ней). Тем не менее, как видно из названия, эта память является недостаточно быстрой для синхронного доступа, что означает, что при обращении процессора все-таки требуется ожидание, хотя и меньшее, чем при использовании DRAM.

SyncBurst SRAM (Синхронная пакетная статическая память). При частотах шины, не превышающих 66 МГц, синхронная пакетная SRAM является наиболее быстрой из существующих видов памяти. Причина этого в том, что, если процессор работает на не слишком большой частоте, синхронная пакетная SRAM может обеспечить полностью синхронную выдачу данных, что означает отсутствие задержки при пакетном чтении процессором 2-1-1 - 1, т. е. синхронная пакетная SRAM выдает данные в пакетном цикле 2-1-1 - 1. Когда частота процессора становится больше 66 МГц, синхронная пакетная SRAM не справляется с нагрузкой и выдает данные пакетами по 3-2-2-2, что существенно медленнее, чем при использовании конвейерной пакетной SRAM. К недостаткам относится и то, что синхронная пакетная SRAM производится меньшим числом компаний и поэтому стоит дороже. Синхронная пакетная SRAM имеет время адрес/данные от 8,5 до 12 нс.

Существует несколько основных конструктивных особенностей синхронной пакетной SRAM, которые делают ее существенно превосходящей асинхронную SRAM при использовании в качестве высокоскоростной кэш-памяти:

Синхронизация с системным таймером. В простейшем смысле это означает, что все сигналы запускаются от фронта сигнала таймера. Получение сигналов по фронту тактового импульса таймера существенно упрощает создание быстродействующей системы;

Пакетная обработка. Синхронные пакетные SRAM обеспечивают высокое быстродействие при небольшом количестве логических схем, организующих циклическую работу памяти с последовательными адресами. Четырехадресная пакетная последовательность может быть перемежающейся для совместимости с Intel или линейной для PowerPC и остальных систем.

Указанные особенности дают микропроцессору возможность более быстрого доступа к последовательным адресам, чем это можно сделать при других способах использования технологии SRAM. Хотя у некоторых поставщиков и имеется асинхронная SRAM 3.3V со временем таймер-данные, равным 15 нс, конвейерная синхронная пакетная SRAM, выполненная по такой же технологии, может обеспечить время таймер-данные менее 6 нс.

РВ SRAM (Конвейерная пакетная статическая память). Конвейер - это распараллеливание операций SRAM с использованием входных и выходных регистров. Заполнение регистров требует дополнительного начального цикла, но, будучи однажды заполненными, регистры обеспечивают быстрый переход к следующему адресу за то время, пока по текущему адресу считываются данные.

Благодаря этому такая память является наиболее быстрой кэш-памятью для систем с производительностью шины более 75 МГц. РВ SRAM может работать при частоте шины до 133 МГц. Она, кроме того, работает не намного медленнее, чем синхронная пакетная SRAM при использовании в медленных системах: она выдает данные все время пакетами по 3-1-1 - 1. Насколько высока производительность этой памяти, можно видеть по времени адрес/данные, которое составляет от 4,5 до 8 нс.

1-Т SRAM . Как уже отмечалось ранее, традиционные конструкции SRAM используют статический триггер для запоминания одного разряда (ячейки). Для реализации одной такой схемы на плате должно быть размещено от 4 до 6 транзисторов (4-Т, 6-Т SRAM). Фирма Monolithic System Technology (MoSys) объявила о создании нового типа памяти, в которой каждый разряд реализован на одном транзисторе (1-Т SRAM). Фактически здесь применяется технология DRAM, поскольку приходится осуществлять периодическую регенерацию памяти. Однако интерфейс с памятью выполнен в стандарте SRAM, при этом циклы регенерации скрыты от контроллера памяти. Схемы 1-Т позволяют снизить размер кремниевого кристалла на 50-80 % по сравнению с аналогичными для традиционных SRAM, а потребление электроэнергии - на 75 %.

В радиоаппаратуре часто требуется хранение временной информации, значение которой не важно при включении устройства. Такую память можно было бы построить на микросхемах или -памяти, но, к сожалению, эти микросхемы дороги, обладают малым количеством перезаписей и чрезвычайно низким быстродействием при считывании и особенно записи информации. Для хранения временной информации можно воспользоваться . Так как запоминаемые слова не нужны одновременно, то можно воспользоваться механизмом адресации, который применяется в .

Схемы, в которых в качестве запоминающей ячейки используется называются статическим оперативным запоминающим устройством - статическим ОЗУ (RAM - random access memory - память с произвольным доступом), т.к. информация в нем сохраняется все время, пока к микросхеме ОЗУ подключено питание. В отличие от статической ОЗУ в микросхемах постоянно требуется регенерировать их содержимое, иначе информация будет испорчена.

В микросхемах ОЗУ присутствуют две операции: операция записи и операция чтения. Для записи и чтения информации можно использовать различные шины данных (как это делается в сигнальных процессорах), но чаще используется одна и та же шина данных. Это позволяет экономить внешние выводы микросхем, подключаемых к этой шине и легко осуществлять коммутацию сигналов между различными устройствами.

Статического ОЗУ приведена на рисунке 1. Вход и выход ОЗУ в этой схеме объединены при помощи . Естественно, что схемы реальных ОЗУ будутотличаться от приведенной на этом рисунке. Тем не менее, приведенная схема позволяет понять как работает реальное ОЗУ. Условно-графическое обозначение ОЗУ на принципиальных схемах приведено на рисунке 2.

Рисунок 1. Структурная схема ОЗУ (RAM)

Рисунок 2. Условно-графическое обозначение ОЗУ (RAM)

Сигнал записи WR позволяет записать логические уровни, присутствующие на информационных входах во внутреннюю ячейку ОЗУ (RAM). Сигнал чтения RD позволяет выдать содержимое внутренней ячейки памяти на информационные выходы микросхемы. В приведенной на рисунке 1 схеме невозможно одновременно производить операцию записи и чтения, но обычно это и не нужно.

Конкретная ячейка ОЗУ выбирается при помощи двоичного кода - адреса ячейки. Объем памяти ОЗУ (RAM) зависит от количества ячеек, содержащихся в ней или, что то же самое, от количества адресных проводов. Количество ячеек в ОЗУ можно определить по количеству адресных проводов, возводя 2 в степень, равную количеству адресных выводов в микросхеме:

Вывод выбора кристалла CS микросхем ОЗУ позволяет объединять несколько микросхем для увеличения объема памяти ОЗУ. Такая схема приведена на рисунке 3.

Рисунок 3. Схема ОЗУ, построенного на нескольких микросхемах памяти

Статические ОЗУ требуют для своего построения большой площади кристалла, поэтому их ёмкость относительно невелика. Статические ОЗУ применяются для построения микроконтроллерных схем из-за простоты построения принципиальной схемы и возможности работать на сколь угодно низких частотах, вплоть до постоянного тока. Кроме того статические ОЗУ применяются для построения КЭШ-памяти в универсальных компьютерах из-за высокого быстродействия статического ОЗУ.

Временные диаграммы чтения из статического ОЗУ совпадают с временными Временные диаграммы записи в статическое ОЗУ и чтения из него приведены на рисунке 4.

Рисунок 4. Временная диаграмма обращения к ОЗУ принятая для схем, совместимых со стандартом фирмы INTEL

На рисунке 4 стрелочками показана последовательность, в которой должны формироваться управляющие сигналы ОЗУ. На этом рисунке RD - это сигнал чтения; WR - сигнал записи; A - сигналы выбора адреса ячейки (так как отдельные биты в шине адреса могут принимать разные значения, то показаны пути перехода как в единичное, так и в нулевое состояние); DI - входная информация, предназначенная для записи в ячейку ОЗУ, расположенную по адресу A1; DO - выходная информация, считанная из ячейки ОЗУ, расположенной по адресу A2.

Рисунок 5. Временная диаграмма обращения к ОЗУ принятая для схем, совместимых со стандартом фирмы MOTOROLA

На рисунке 5 стрелочками показана последовательность, в которой должны формироваться управляющие сигналы. На этом рисунке R/W - это сигнал выбора операции записи или чтения; DS - сигнал стробирования данных; A - сигналы выбора адреса ячейки (так как отдельные биты в шине адреса могут принимать разные значения, то показаны пути перехода как в единичное, так и в нулевое состояние); DI - входная информация, предназначенная для записи в ячейку ОЗУ, расположенную по адресу A1; DO - выходная информация, считанная из ячейки ОЗУ, расположенной по адресу A2.

Литература:

Вместе со статьей "Статические оперативные запоминающие устройства - ОЗУ (RAM)" читают:

Статическая и динамическая оперативная память

Глава 7. Запоминающие устройства ПК

После изучения главы вы должны знать:

запоминающие устройства трех уровней внутренней памяти ПК: микропроцессорную, основную и буферную кэш-память, их назначение, основные характеристики;

физическую и логическую структуру основной памяти, ее модули:SIPP,SIMM, DIMM и типы: DRAM, SDRAM, DRDRAM, DDRDRAM;

методы адресации ячеек основной памяти;

принципы организации виртуальной памяти;

назначение кэш-памяти разных уровней.

Персональные компьютеры имеют три основных уровня памяти:

l микропроцессорная память (МПП);

l основная память(ОП);

l внешняя память (ВЗУ).

К этим уровням добавляется промежуточная буферная или кэш-память. Кроме этого многие устройства ПК имеют собственную локальную память.

Две важнейших характеристики (емкость памяти и ее быстродействие) трех основных типов памяти приведены в табл. 9.1.

Таблица 9.1. Сравнительные характеристики запоминающих устройств

Быстродействие первых двух типов запоминающих устройств измеряется временем обращения (t обр) к ним, а быстродействие внешних запоминающих устройств - двумя параметрами: временем доступа (t дост) и скоростью считывания (V счит):

l t обр - сумма времени поиска, считывания и записи информации (в литературе это время часто называют временем доступа, что не совсем строго);

l t дост - время поиска информации на носителе;

l V счит - скорость последовательного считывания смежных байтов информации.

Напомним общепринятые сокращения: с - секунда, мс - миллисекунда, мкс - микросекунда, нс - наносекунда; 1с = 10 6 мс = 10 6 мкс = 10 9 нс.

Статическая и динамическая оперативная память

Оперативная память может формироваться из микросхем динамического (Dynamic Random Access Memory - DRAM) или статического (Static Random Access Memory - SRAM) типа.

Память статического типа обладает существенно более высоким быстродействием, но значительно дороже DRAM. В статической памяти элементы (ячейки) построены на различных вариантах триггеров - схем с двумя устойчивыми состояниями. После записи бита в такую ячейку она может пребывать в этом состоянии столь угодно долго - необходимо только наличие питания. При обращении к микросхеме статической памяти на нее подается полный адрес, который при помощи внутреннего дешифратора преобразуется в сигналы выборки конкретных ячеек. Ячейки SRAM имеют малое время срабатывания (единицы наносекунд), однако микросхемы на их основе отличаются низкой удельной емкостью (единицы Мбит на корпус) и высоким энергопотреблением. Поэтому статическая память используется в основном в качестве микропроцессорной и буферной (кэш-память).

В динамической памяти ячейки построены на основе полупроводниковых областей с накоплением зарядов - своеобразных конденсаторов, - занимающих гораздо меньшую площадь, нежели триггеры, и практически не потребляющих энергии при хранении. Конденсаторы расположены на пересечении вертикальных и горизонтальных шин матрицы; запись и считывание информации осуществляется подачей электрических импульсов по тем шинам матрицы, которые соединены с элементами, принадлежащими выбранной ячейке памяти. При обращении к микросхеме на ее входы вначале подается адрес строки матрицы, сопровождаемый сигналом RAS (Row Address Strobe - строб адреса строки), затем, через некоторое время - адрес столбца, сопровождаемый сигналом CAS (Column Address Strobe - строб адреса столбца). Поскольку конденсаторы постепенно разряжаются (заряд сохраняется в ячейке в течение нескольких миллисекунд), во избежание потери хранимой информации заряд в них необходимо постоянно регенерировать, отсюда и название памяти - динамическая. На подзаряд тратится и энергия и время, и это снижает производительность системы.

Ячейки динамической памяти по сравнению со статической имеют большее время срабатывания (десятки наносекунд), но большую удельную плотность (порядка десятков Мбит на корпус) и меньшее энергопотребление. Динамическая память используется для построения оперативных запоминающих устройств основной памяти ПК.

Кэш-память

Кэш-память имеет несколько уровней. Уровни l1, L2 и L3 это регистроваякэш-память - высокоскоростная память сравнительно большой емкости, являющаяся буфером между ОП и МП и позволяющая увеличить скорость выполнения операций. Регистры кэш-памяти недоступны для пользователя, отсюда и название кэш (cache), что в переводе с английского означает «тайник».

В современных материнских платах применяется конвейерный кэш с блочным доступом (Pipelined Burst Cache). В кэш-памяти хранятся копии блоков данных тех областей оперативной памяти, к которым выполнялись последние обращения, и весьма вероятны обращения в ближайшие такты работы - быстрый доступ к этим данным и позволяет сократить время выполнения очередных команд программы. При выполнении программы данные, считанные из ОП с небольшим опережением, записываются в кэш-память. В кэш-память записываются и результаты операций, выполненных в МП.

По принципу записи результатов в оперативную память различают два типа кэш-памяти:

l в кэш-памяти «с обратной записью» результаты операций прежде, чем их записать в ОП, фиксируются, а затем контроллер кэш-памяти самостоятельно перезаписывает эти данные в ОП;

l в кэш-памяти «со сквозной записью» результаты операций одновременно, параллельно записываются и в кэш-память, и в ОП.

Микропроцессоры, начиная от МП 80486, обладают встроенной в основное ядро МП кэш-памятью (или кэш-памятью 1-го уровня - L1), чем, в частности, и обусловливается их высокая производительность. Микропроцессоры Pentium имеют кэш-память отдельно для данных и отдельно для команд: у МП Pentium и Pentium Pro емкость этой памяти небольшая - по 8 Кбайт, у следующих версий МП Pentium по 16 Кбайт. У Pentium Pro и выше кроме кэш-памяти 1-го уровня есть и встроенная на микропроцессорную плату кэш-память 2-го уровня (L2) емкостью от 128 Кбайт до 2048 Кбайт. Эта встроенная кэш-память работает либо на полной тактовой частоте МП, либо на его половинной тактовой частоте.

Следует иметь в виду, что для всех МП может использоваться дополнительная кэш-память 2-го (L2) или 3-го (L3) уровня, размещаемая на материнской плате вне МП, емкость которой может достигать нескольких мегабайтов (кэш на MB относится к уровню 3, если МП, установленный на этой плате, имеет кэш 2-го уровня). Время обращения к кэш-памяти зависит от тактовой частоты, на которой кэш работает, и составляет обычно 1–2 такта. Так, для кэш-памяти L1 МП Pentium характерно время обращения 2–5 нс, для кэш-памяти L2 и L3 это время доходит до 10 нс. Пропускная способность кэш-памяти зависит и от времени обращения, и от пропускной способности интерфейса, и лежит в широких пределах от 300 до 3000 Мбайт/с.

Использование кэш-памяти существенно увеличивает производительность системы. Чем больше размер кэш-памяти, тем выше быстродействие, но эта зависимость нелинейная. Имеет место постепенное уменьшение скорости роста общей производительности компьютера с ростом размера кэш-памяти. Для современных ПКрост производительности, как правило, практически прекращается после 1 Мбайт кэш-памяти L2. Создается кэш-память L1, L2, L3 на основе микросхем статической памяти.

В современных ПК применяется и кэш-память между внешними запоминающими устройствами на дисках и оперативной памятью, обычно относящаяся к 3-му уровню, реже, если есть кэш L3 на системной плате, к 4-му уровню. Кэш-память для ВЗУ создается либо в поле оперативной памяти, либо непосредственно в модуле самого ВЗУ.

Основная память

При рассмотрении структуры основной памяти можно говорить как о физической структуре, то есть об основных ее конструктивных компонентах, так и о логической структуре, то есть о ее различных областях, условно выделенных для организации более удобных режимов их использования и обслуживания.

Динамическая память (DRAM) - это тип памяти с произвольным доступом, используемый в вычислительных устройствах, и в первую очередь на ПК. DRAM хранит каждый бит данных в отдельном пассивном электронном компоненте, который находится внутри интегральной платы. Каждый электрический компонент имеет два состояния значения в одном бите, называемом 0 и 1. Он должен часто обновляться, иначе информация исчезает. DRAM имеет один конденсатор и один транзистор на бит, в отличие от статической памяти произвольного доступа (SRAM), которая требует 6 транзисторов. Используемые конденсаторы и транзисторы исключительно малы. Существуют миллионы конденсаторов и транзисторов, которые подходят к одному чипу памяти.

Будучи одной из форм технологии памяти, динамическая память ОЗУ возникла из разработок первых микропроцессоров и сопутствующих разработок интегральных схем. В середине 1960-х годов начали появляться в некоторых современных электронных продуктах, где ранее использовалась форма магнитной памяти в виде одного небольшого ферритового тороида для каждого элемента. Естественно, эта «основная» память была очень дорогой, а интегрированные версии были более привлекательными в долгосрочной перспективе.

Идея технологии DRAM появилась относительно рано на временной шкале полупроводниковых интегральных схем. Ранняя форма была применена в калькуляторе Toshiba, который был выпущен в 1966 году из дискретного компонента, а затем через два года идея была запатентована. Следующий этап разработки технологий произошел в 1969 году, когда Honeywell, который вошел на компьютерный рынок, попросил Intel изготовить динамическую память, используя три идеи транзисторных ячеек. Полученная ИС DRAM была названа Intel 1102 и появилась в начале 1970 года. Однако у устройства было несколько проблем, после чего Intel разработал новую технологию, которая работала более надежно.

Полученное новое устройство появилось в конце 1970 года и получило название Intel 1103. Технология продвинулась еще дальше, когда в 1973 году MOSTEK выпустил свой MK4096. Как показывает номер детали, устройство имело емкость 4 к. Главным его преимуществом было то, что он включал мультиплексированный подход к строкам и столбцам. Этот новый подход позволил вписаться в пакеты с меньшим количеством контактов. В результате преимущество в стоимости выросло по сравнению с предыдущими подходами при каждом увеличении объема памяти.

Это позволило технологии MOSTEK получить более 75 % доли мирового рынка. В конце концов MOSTEK проиграл японским производителям, поскольку они смогли производить более качественные устройства по более низкой цене.

DRAM — динамическая память, а SRAM — статическая память. Чипы DRAM на плате обновляются каждые несколько миллисекунд. Это делается путем перезаписи данных в модуль. Чипы, которые нуждаются в обновлении, являются энергозависимой памятью. DRAM напрямую обращается к памяти, запоминает память на короткий период и теряет свои данные при отключении питания.

SRAM — это которая является статической и не нуждается в обновлении. Поскольку она выполняется намного быстрее, то используется в регистрах и кеш-памяти. SRAM хранит данные и работает на более высоких скоростях, чем динамическая память c материнской платой, потому что это намного дешевле в производстве.

DRAM — это один из вариантов полупроводниковой памяти, которым разработчик системы может использовать при создании компьютера. Альтернативные варианты памяти включают статическое ОЗУ (SRAM), электрически стираемая программируемая память только для чтения (EEPROM), NOR Flash и NAND Flash. Во многих системах используется более одного типа памяти.

Типы печатных плат и системы считывания

Три основных типа печатных плат, которые содержат микросхемы памяти — это два встроенных модуля памяти (DIMM), однострочные модули памяти (SIMM) и модули памяти Rambus в линейке (RIMM).

Сегодня большинство материнских плат используют модули DIMM. Частота обновления модуля для DRAM составляет каждые несколько миллисекунд (1/1000 секунды). Это обновление выполняется контроллером памяти, расположенным на чипсете материнской платы. Поскольку логика обновления используется для автоматического обновления, плата DRAM является довольно сложной.

Существуют различные системы, используемые для обновления, но для всех методов требуется, чтобы счетчик отслеживал строку, которая должна быть обновлена следующим образом. Ячейки DRAM организованы в виде квадратного набора конденсаторов, обычно 1024 на 1024 ячеек. Когда ячейка находится в состоянии «прочитано», считывается целая строка, и обновление записывается обратно. Когда в состоянии «записи», целая строка «считывается», изменяется одно значение, а затем вся строка переписывается.

В зависимости от системы есть чипы DRAM, которые содержат счетчик в то время, как другие системы полагаются на логику обновления периферийного устройства. Время доступа составляет около 60 наносекунд, в то время как SRAM может достигать 10 наносекунд. Кроме того, время цикла DRAM намного длиннее, чем у SRAM. Время цикла короче, потому что ему не нужно останавливаться между обращениями и обновлениями.

DRAM является преемником SRAM. Дизайнеры памяти уменьшили количество элементов на бит и исключили дифференциальные разрядные линии, чтобы сохранить область чипа для создания DRAM. В результате ее дешевле производить, чем SRAM. Но SRAM сохраняет некоторые преимущества перед DRAM. Сравнение статической и динамической памяти:

1. SRAM не нуждается в обновлении, поскольку работает по принципу переключения текущего потока в одном из двух направлений вместо того, чтобы удерживать заряд в месте хранения.
2. Ее обычно используется для кеш-памяти, к которой можно получить доступ быстрее, чем DRAM.
3. SRAM способна считывать и записывать байтовые разряды и быстрее считывает и записывает, чем DRAM, который записывает данные на уровне байта и читает на уровне многобайтовых страниц.
4. Различия в мощности определяются в зависимости от того, находится ли система в активном или спящем режиме. DRAM требует меньше энергии, чем SRAM в активном состоянии, но SRAM потребляет значительно меньше энергии, в режиме ожидания.

Существует много типов или интерфейсов для связи с DRAM. Они включают в себя с быстрым режимом страницы (FPM DRAM), расширенные данные из DRAM (EDO RAM) и синхронную DRAM (SDRAM). SDRAM это общее название для типов DRAM, синхронизированных с тактовой частотой от микропроцессора. Они включают SDRAM с одной скоростью передачи данных (SDR), SDRAM с двойной скоростью передачи данных (DDR), DDR2 SDRAM, DDR3 SDRAM и DDR4 SDRAM.

Принцип работы RAM

Устройства динамической памяти имеют технологию MOS, лежащую в основе проектирования, изготовления и эксплуатации. Посмотрев, как работает память DRAM, можно видеть, что в базовой памяти RAM или DRAM используется конденсатор для хранения каждого бита данных и передающее устройство — MOSFET, которое действует как коммутатор.

Уровень заряда на конденсаторе ячейки памяти определяет, является ли этот конкретный бит логическим «1» или «0» — наличие заряда в конденсаторе указывает логику «1», а отсутствие заряда указывает логическое «0». Динамическое распределение памяти RAM имеет определенный формат, в результате чего он может быть плотно упакован на кремниевый чип, и это делает его очень дешевым. Две строки соединены с каждой динамической ячейкой RAM - линия Word (W / L) и линия бит (B / L), так что требуемая ячейка внутри матрицы может считывать или записывать данные.

Базовая ячейка

Показанная базовая ячейка памяти была бы одной из многих тысяч или миллионов таких ячеек в полном чипе памяти. Они могут иметь емкость 256 Мбит и более. Чтобы улучшить возможности записи и чтения и скорость, выполняют динамическое выделение памяти c разделением на подматрицы. Наличие нескольких подмассивов сокращает слова и битовые строки, и это сокращает время доступа к отдельным ячейкам. Например, динамическое ОЗУ 256 Мбит, DRAM может быть разделено на 16 меньших 16 Мбит массивов.

Линейные управляют входом линий передачи, в то время как битовые бины подключены к каналу FET и в итоге подключены к усилителям чувствительности. Существует два способа организации битовых строк:

1. Сложенные битовые линии. Можно рассматривать пару соседних разрядных линий, как одну разрядную линию, сложенную пополам, с соединением на слоте, подключенным к совместно используемому усилителю. Этот формат обеспечивает дополнительную помехоустойчивость, но за счет компактности.
2. Открытые битовые линии. В этой конфигурации линии помещаются между двумя подматрицами, тем самым, соединяя каждый усилитель сигнала с одной разрядной линией в каждом массиве. Это предлагает более компактное решение, чем свернутые битовые линии за счет помехоустойчивости.

Одна из проблем, связанных с этой схемой, заключается в том, что конденсаторы не удерживают свой заряд неограниченно, поскольку на конденсаторе имеется некоторая утечка. Было бы неприемлемо, чтобы память потеряла свои данные, и для преодоления этой проблемы периодически обновляются данные. Данные считываются и записываются, и это гарантирует, что всякая утечка будет преодолена, и данные будут восстановлены.

Одним из ключевых элементов памяти DRAM является тот факт, что данные периодически обновляются. Обычно производители указывают, что каждая строка должна обновляться каждые 64 мс. Этот временной интервал соответствует стандартам JEDEC для динамических периодов обновления RAM.

Существует множество способов, с помощью которых можно выполнить обновление. Некоторые процессорные системы обновляют каждую строку вместе каждые 64 мс. Другие системы обновляют по одной строке за раз, но это имеет тот недостаток, что при больших воспоминаниях частота обновления становится очень быстрой. Другие системы, особенно системы реального времени, в которых скорость имеет значение, принимают подход, когда часть полупроводниковой памяти одновременно зависит от внешнего таймера, управляющего работой остальной системы. Таким образом, это не мешает работе системы.

Независимо от того, какой метод используется, необходимо, чтобы счетчик мог отслеживать следующую строку в памяти DRAM, которая должна быть обновлена. Некоторые чипы включают счетчик, в противном случае для этой цели необходимо добавить дополнительное устройство. Может показаться, что схемы обновления, необходимые для памяти DRAM, усложнят общую схему памяти и делают ее более дорогой. Однако обнаружено, что дополнительная схема не является серьезной проблемой, если ее можно интегрировать в чип памяти. И также обнаружено, что эта память намного дешевле и имеет гораздо большую емкость, чем у другого основного соперника — статического ОЗУ (SRAM).

Отношение сигнал/шум

По мере увеличения размеров воспоминаний проблема соотношения сигнал/шум становится очень важной, поскольку может вызвать проблемы с повреждением данных. Это зависит от отношения емкости накопительного конденсатора в памяти DRAM к емкости линии Word или бит, на которую сбрасывается заряд, когда к ячейке обращаются. По мере увеличения плотности битов на микросхему отношение ухудшается, поскольку площадь ячейки уменьшается, из-за того, что на разрядную линию добавляется больше ячеек.

По этой причине важно хранить как высокое напряжение на емкостном конденсаторе, так и увеличить емкость запоминающего устройства DRAM для заданных областей в максимально возможной степени. Это очень важно, потому что чувствительность небольшого заряда на конденсаторе ячейки памяти является одной из самых сложных областей конструкции чипа памяти - DRAM. В результате этого некоторые сложные схемы были включены в чипы памяти.

Чипы памяти DRAM широко используются, и технология очень хорошо зарекомендовала себя. А чипы памяти и плагины доступны для расширения памяти компьютеров и многих других устройств. Хотя DRAM имеет свои недостатки, она по-прежнему широко используется, поскольку предлагает множество преимуществ с точки зрения размера затрат и удовлетворительной скорости, она не самая быстрая, но все же намного быстрее, чем некоторые другие типы памяти.

В семействе памяти DRAM существует несколько типов, включая асинхронные, синхронные, EDO, BEDO, FPM и другие. Помимо типа технологии памяти, она также может содержаться в нескольких типах пакетов IC. DRAM также доступен в форматах модулей и имеется несколько типов модулей памяти, включая модули DIMM, SIMM, RIMM и т. п. Таким образом, необходимо иметь представление обо всех различных типах DRAM и форматах, в которых память может быть получена, установлена и использована.

При изучении самой технологии памяти существует большое разнообразие различных типов DRAM. Асинхронный DRAM, является основным типом, на котором основаны все остальные типы. Асинхронные имеют соединения для питания, адресных входов и двунаправленных линий данных. Хотя этот тип DRAM является асинхронным, система запускается контроллером памяти, который синхронизирован, и это ограничивает скорость системы, чтобы умножить тактовую частоту. Тем не менее, сама работа DRAM не является синхронной.

Выделение памяти

Динамическое выделение памяти - это процесс, с помощью которого компьютерным программам и службам присваивается физическое или виртуальное пространство памяти. Фактически - это процесс резервирования частичной или полной части компьютерной памяти для выполнения программ и процессов. Распределение памяти достигается посредством процесса, известного как управление памятью через операционную систему и программные приложения.

Динамическое выделение памяти имеет два основных типа:

1. Распределение статической памяти, программе выделяется память во время компиляции.
2. Динамическое распределение памяти, программы распределяются с памятью во время выполнения.

Процесс распределения памяти очень похож на управление физической и виртуальной памятью. Программы и службы назначаются определенной памятью в соответствии с их требованиями при выполнении. Как только программа завершит свою работу, или простаивает, память освобождается и назначается другой программе или объединена в первичной памяти.

Оптимизация использования памяти

Динамическая память arduino выполнена в виде flash.Там где сама программа хранится и не может быть изменена, кроме случаев, когда пользователь загружает новую программу, называемую «эскизом», с компьютера, и сохраняет то, что загрузил, даже если питание отключено. Когда проверяют или загружают эскиз, ПК сообщит в окне, сколько флэш есть и сколько использовано, если включен «подробный режим» в настройках.

Каждый раз, когда загружается новый эскиз, он перезаписывает старый. Arduino одномоментно имеет только одну программу, и когда в Arduino подается питание, программа запускается навсегда. Большинство современных Arduinos имеют около 32 тыс. флэш-памяти, что довольно мало и ограничивает размер программ (эскизов), которые вам можно загрузить. Но SRAM - реальный предел для многих вещей. Пользователю действительно нужно быть осторожным в планировании, чтобы свести к минимуму то, что действительно нужно сохранить. И если пытаются использовать слишком много — Arduino просто не сработает. Пользователь даже не сможете выполнить самые минимальные отладочные действия, пока не будет перезагружен ПК.

SRAM — самый ценный товар памяти на Arduino. Хотя недостатки SRAM, вероятно, являются наиболее распространенными проблемами памяти на Arduino. Их трудно диагностировать. Если программа терпит неудачу необъяснимым образом, есть хорошие шансы, что пользователь разбил стек из-за нехватки SRAM. Есть ряд вещей, которые можно сделать для сокращения использования SRAM:

1. Удалить неиспользуемые переменные.
2. Зарезервировать строки.
3. Переместите постоянные данные в PROGMEM.
4. Уменьшение размеров буфера.
5. Уменьшение негабаритных переменных.

Любая переменная, которую пользователь определяете либо в верхней части программы, внутри функции, либо даже «на лету» в чем-то вроде цикла for, скорее всего, будет использовать SRAM, хотя некоторые переменные никогда не хранятся в SRAM. Каждый раз, когда Arduino запускается с помощью включения или сброса, все его переменные повторно инициализируются по умолчанию, и ей необходимо повторно изучить среду, с которой она работает.

Работа с динамической памятью - важный важный аспект, который следует учитывать при разработке системы. На самом деле, есть третий вид памяти - EEPROM, который можно записать, и он будет сохранен в случае прерывания питания. Arduino может записывать 300 EEPROM в секунду, если пользователь будет неосторожен, то теоретически такая скорость может уничтожить ячейку памяти через 5 минут, а весь EEPROM - через два дня.

Статическая оперативная память с произвольным доступом (SRAM, static random access memory) -- полупроводниковая оперативная память, в которой каждый двоичный или троичный разряд хранится в схеме с положительной обратной связью, позволяющей поддерживать состояние сигнала без постоянной перезаписи, необходимой в динамической памяти (DRAM). Тем не менее, сохранять данные без перезаписи SRAM может только пока есть питание, то есть SRAM остается энергозависимым типом памяти. Произвольный доступ (RAM -- random access memory) -- возможность выбирать для записи/чтения любой из битов (тритов) (чаще байтов (трайтов), зависит от особенностей конструкции), в отличие от памяти с последовательным доступом (SAM -- sequental access memory).

Двоичная SRAM

Рис. 1.

Типичная ячейка статической двоичной памяти (двоичный триггер) на КМОП-технологии состоит из двух перекрёстно (кольцом) включённых инверторов и ключевых транзисторов для обеспечения доступа к ячейке (рис. 1.). Часто для увеличения плотности упаковки элементов на кристалле в качестве нагрузки применяют поликремниевые резисторы. Недостатком такого решения является рост статического энергопотребления.

Линия WL (Word Line) управляет двумя транзисторами доступа. Линии BL и BL (Bit Line) -- битовые линии, используются и для записи данных и для чтения данных.

Запись. При подаче «0» на линию BL или BL параллельно включенные транзисторные пары (M5 и M1) и (M6 и M3) образуют логические схемы 2ИЛИ, последующая подача «1» на линию WL открывает транзистор M5 или M6, что приводит к соответствующему переключению триггера.

Чтение. При подаче «1» на линию WL открываются транзисторы M5 и M6, уровни записанные в триггере выставляются на линии BL и BL и попадают на схемы чтения.

Восьмитранзисторная ячейка двоичной SRAM описана в .

Переключение триггеров через транзисторы доступа является неявной логической функцией приоритетного переключения, которая в явном виде, для двоичных триггеров, строится на двухвходовых логических элементах 2ИЛИ-НЕ или 2И-НЕ. Схема ячейки с явным переключением является обычным RS-триггером. При явной схеме переключения линии чтения и записи разделяются, отпадает нужда в транзисторах доступа (по 2 транзистора на 1 ячейку), но в самой ячейке требуются двухзатворные транзисторы.

В настоящее время появилась (!) усовершенствованная схема с отключаемой сигналом записи обратной связью, которая не требует транзисторов нагрузки и соответственно избавлена от высокого потребления энергии при записи.

Троичная SRAM

Рис. 2. Проект троичной SRAM на трёхразрядных однозначных троичных триггерах

Один логический элемент 2ИЛИ-НЕ состоит из двух двухзатворных транзисторов, три -- из шести, плюс три транзистора доступа, всего -- девять транзисторов на одну трёхразрядную ячейку памяти.

Преимущества

· Быстрый доступ. SRAM -- это действительно память произвольного доступа, доступ к любой ячейке памяти в любой момент занимает одно и то же время.

· Простая схемотехника -- SRAM не требуются сложные контроллеры.

· Возможны очень низкие частоты синхронизации, вплоть до полной остановки синхроимпульсов.

Недостатки

· Высокое энергопотребление.

· Невысокая плотность записи (шесть элементов на бит , вместо двух у DRAM).

· Вследствие чего -- дороговизна килобайта памяти.

Тем не менее, высокое энергопотребление не является принципиальной особенностью SRAM, оно обусловлено высокими скоростями обмена с данным видом внутренней памяти процессора. Энергия потребляется только в момент изменения информации в ячейке SRAM.

Применение

SRAM применяется в микроконтроллерах и ПЛИС, в которых объём ОЗУ невелик (единицы килобайт), зато нужны низкое энергопотребление (за счёт отсутствия сложного контроллера динамической памяти), предсказываемое с точностью до такта время работы подпрограмм и отладка прямо на устройстве.

В устройствах с большим объёмом ОЗУ рабочая память выполняется как DRAM. SRAM"ом же делают регистры и кеш-память.

DRAM (dynamic random access memory) -- тип энергозависимой полупроводниковой памяти с произвольным доступом (RAM), также запоминающее устройство, наиболее широко используемое в качестве ОЗУ современных компьютеров.

Физически память DRAM состоит из ячеек, созданных в полупроводниковом материале, в каждой из которых можно хранить определённый объём данных, от 1 до 4 бит. Совокупность ячеек такой памяти образуют условный «прямоугольник», состоящий из определённого количества строк и столбцов. Один такой «прямоугольник» называется страницей, а совокупность страниц называется банком. Весь набор ячеек условно делится на несколько областей.

Как запоминающее устройство, DRAM-память представляет собой модуль различных конструктивов, состоящий из электрической платы, на которой расположены микросхемы памяти и разъём, необходимый для подключения модуля к материнской плате.

Рис. 3. Рис. 3.1

Физически DRAM-память представляет собой набор запоминающих ячеек, которые состоят из конденсаторов и транзисторов, расположенных внутри полупроводниковых микросхем памяти.

При отсутствии подачи электроэнергии к памяти этого типа происходит разряд конденсаторов, и память опустошается (обнуляется). Для поддержания необходимого напряжения на обкладках конденсаторов ячеек и сохранения их содержимого, их необходимо периодически подзаряжать, прилагая к ним напряжения через коммутирующие транзисторные ключи. Такое динамическое поддержание заряда конденсатора является основополагающим принципом работы памяти типа DRAM. Конденсаторы заряжают в случае, когда в «ячейку» записывается единичный бит, и разряжают в случае, когда в «ячейку» необходимо записать нулевой бит.

Важным элементом памяти этого типа является чувствительный усилитель (англ. sense amp), подключенный к каждому из столбцов «прямоугольника». Он, реагируя на слабый поток электронов, устремившихся через открытые транзисторы с обкладок конденсаторов, считывает всю страницу целиком. Именно страница является минимальной порцией обмена с динамической памятью, потому что обмен данными с отдельно взятой ячейкой невозможен.

Регенерация

В отличие от статической памяти типа SRAM (англ. static random access memory), которая является конструктивно более сложным и более дорогим типом памяти и используется в основном в кэш-памяти, память DRAM изготавливается на основе конденсаторов небольшой ёмкости, которые быстро теряют заряд, поэтому информацию приходится обновлять через определённые промежутки времени во избежание потерь данных. Этот процесс называется регенерацией памяти. Он реализуется специальным контроллером, установленным на материнской плате или же на кристалле центрального процессора. На протяжении времени, называемого шагом регенерации, в DRAM перезаписывается целая строка ячеек, и через 8-64 мс обновляются все строки памяти.

Процесс регенерации памяти в классическом варианте существенно тормозит работу системы, поскольку в это время обмен данными с памятью невозможен. Регенерация, основанная на обычном переборе строк, не применяется в современных типах DRAM. Существует несколько более экономичных вариантов этого процесса -- расширенный, пакетный, распределённый; наиболее экономичной является скрытая (теневая) регенерация.

память компьютерный триггер кэш

Триггеры

Триггер (триггерная система) -- класс электронных устройств, обладающих способностью длительно находиться в одном из двух или более устойчивых состояний и чередовать их под воздействием внешних сигналов. Каждое состояние триггера легко распознаётся по значению выходного напряжения.

По характеру действия триггеры относятся к импульсным устройствам -- их активные элементы (транзисторы, лампы) работают в ключевом режиме, а смена состояний длится очень короткое время.

ОЗУ, собранное на триггерах, называется статической памятью с произвольным доступом или просто статической памятью. Достоинство этого вида памяти -- скорость. Поскольку триггеры собраны на вентилях, а время задержки вентиля очень мало, то и переключение состояния триггера происходит очень быстро. Данный вид памяти не лишён недостатков. Во-первых, группа транзисторов, входящих в состав триггера, обходится дороже, даже если они вытравляются миллионами на одной кремниевой подложке. Кроме того, группа транзисторов занимает гораздо больше места, поскольку между транзисторами, которые образуют триггер, должны быть вытравлены линии связи. Используется для сверхбыстрого ОЗУ.